• 대한임베디드공학회논문지
• /
• 제14권5호
• /
• pp.227-237
• /
• 2019

Ultra-low latency control is one of the characteristics of 5G cellular network services, which means that the control loop is handled in milliseconds. To achieve this, it is necessary to identify time delay factors that occur in all components related to CPS control loop, including new 5G cellular network elements such as MEC, and to optimize CPS control loop in real time. In this paper, a novel CPS architecture for ultra-low latency control of CPS is designed. We first define the ultra-low latency characteristics of CPS and the CPS concept model, and then propose the design of the control loop performance monitor (CLPM) to manage the timing information of CPS control loop. Finally, a case study of MEC-based implementation of ultra-low latency CPS reviews the feasibility of future applications.

• 전자통신동향분석
• /
• 제34권6호
• /
• pp.108-122
• /
• 2019

Ultra-low latency networking is a technology that reduces the end-to-end latency related to transport time-sensitive or mission-critical traffic in a network. As the proliferation of the fourth industrial revolution and 5G mobile communications continues, ultra-low latency networking is emerging as an essential technology for supporting various network applications (such as industrial control, tele-surgery, and unmanned vehicles). In this report, we introduce the ultra-low-latency networking technologies that are in progress, categorized by application area, and examine their up-to-date standard status.

• 전자통신동향분석
• /
• 제32권5호
• /
• pp.74-84
• /
• 2017

In wireless access networks, it is extremely important to provide high quality of real time and interactive services, including voice and video traffic. Furthermore, low latency communication is shifting toward new paradigm which enhances user's high quality of experience, meeting the requirements for specific applications such as tactile internet, remote-control robot and machines, and mission critical application. In this paper, we introduce the approaches to achieve the extremely low latency service. The approaches include the core requirements and the key technologies providing low latency communication maintaining high reliability in wireless access networks.

• 한국통신학회논문지
• /
• 제42권1호
• /
• pp.77-87
• /
• 2017

현재 사용되고 있는 LTE/LTE-A 이동통신망의 성능은 일반적인 무선 통신 서비스를 제공하는데 충분히 높은 대역폭과 낮은 지연시간을 제공하고 있지만, 차세대 이동통신망의 주요 서비스가 될 가상현실, 원격 제어 등의 초저지연 서비스를 지원하기 위해서는 수 ms 수준의 낮은 지연시간이 필요하다. 그러나 LTE/LTE-A 시스템에서의 상향링크 전송은 단말이 전송에 필요한 무선자원을 획득하기 위해 기지국으로부터 자원을 할당받는 스케줄링 승인 과정이 선행되어야 한다. 이 과정은 고정적인 지연시간을 가져오고, 상향링크 전송에서 낮은 지연시간을 달성하는데 걸림돌이 된다. 따라서 본 논문에서는 이러한 스케줄링 승인 과정으로 인해 발생하는 지연시간을 줄이기 위해 새로운 상향링크 전송 방법인 Cut-in 상향링크 전송방법을 제안한다. 제안하는 상향링크 전송방법의 검증을 위해 모의실험을 수행하였으며, 이 결과를 통하여 제안하는 상향링크 전송방법이 기존 LTE/LTE-A 상향링크 전송 방법보다 낮은 지연시간을 발생시킴을 보인다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 추계학술대회 논문집
• /
• pp.37-38
• /
• 2013

This paper presents an intuitive and powerful way to study and design motor drive control. The control of induction motors, as most widely used machines, is discussed. Thanks to ultra low latency and high fidelity Hardware-in-the-Loop systems, different aspects of up-to-date drive regulation are examined. A power stage, comprised of a grid voltage source, a rectifier, a VSC inverter and an induction motor, is emulated on the HIL platform in real time. A digital signal controller is plugged into the interface board and connected to the HIL emulation platform, without any hardware modifications. For motor control and power electronics applications, a dedicated Texas Instruments TMS320F2808 DSP is chosen. The same controller can drive an emulation platform and a real device with no modifications. Current and speed control loop test results are presented and discussed.

• ETRI Journal
• /
• 제46권3호
• /
• pp.485-500
• /
• 2024

A hardware architecture is presented to decode (N, K) polar codes based on a low-density parity-check code-like decoding method. By applying suitable pruning techniques to the dense graph of the polar code, the decoder architectures are optimized using fewer check nodes (CN) and variable nodes (VN). Pipelining is introduced in the CN and VN architectures, reducing the critical path delay. Latency is reduced further by a fully parallelized, single-stage architecture compared with the log N stages in the conventional belief propagation (BP) decoder. The designed decoder for short-to-intermediate code lengths was implemented using the Virtex-7 field-programmable gate array (FPGA). It achieved a throughput of 2.44 Gbps, which is four times and 1.4 times higher than those of the fast-simplified successive cancellation and combinational decoders, respectively. The proposed decoder for the (1024, 512) polar code yielded a negligible bit error rate of 10^-4 at 2.7 E_b/N_o (dB). It converged faster than the BP decoding scheme on a dense parity-check matrix. Moreover, the proposed decoder is also implemented using the Xilinx ultra-scale FPGA and verified with the fifth generation new radio physical downlink control channel specification. The superior error-correcting performance and better hardware efficiency makes our decoder a suitable alternative to the successive cancellation list decoders used in 5G wireless communication.

• Journal of Communications and Networks
• /
• 제18권2호
• /
• pp.201-209
• /
• 2016

In wireless sensor networks (WSNs) duty cycling has been an imperative choice to reduce idle listening but it introduces sleep delay. Thus, the conventional WSN medium access control protocols are bound by the energy-latency tradeoff. To break through the tradeoff, we propose a radio wave sensor called radio frequency (RF) wakeup sensor that is dedicated to sense the presence of a RF signal. The distinctive feature of our design is that the RF wakeup sensor can provide the same sensitivity but with two orders of magnitude less energy than the underlying RF module. With RF wakeup sensor a sensor node no longer requires duty cycling. Instead, it can maintain a sleep state until its RF wakeup sensor detects a communication signal. According to our analysis, the response time of the RF wakeup sensor is much shorter than the minimum transmission time of a typical communication module. Therefore, we apply duty cycling to the RF wakeup sensor to further reduce the energy consumption without performance degradation. We evaluate the circuital characteristics of our RF wakeup sensor design by using Advanced Design System 2009 simulator. The results show that RF wakeup sensor allows a sensor node to completely turn off their communication module by performing the around-the-clock carrier sensing while it consumes only 0.07% energy of an idle communication module.

• 지능정보연구
• /
• 제27권1호
• /
• pp.191-207
• /
• 2021

오늘날 이동통신은 급증하는 데이터 수요에 대응하기 위해서 주로 속도 향상에 초점을 맞추어 발전해 왔다. 그리고 5G 시대가 시작되면서 IoT, V2X, 로봇, 인공지능, 증강 가상현실, 스마트시티 등을 비롯하여 다양한 서비스를 고객들에게 제공하기위한 노력들이 진행되고 있고 이는 우리의 삶의 터전과 산업 전반에 대한 환경을 바꿀 것으로 예상되고 되고 있다. 이러한 서비스를 제공하기위해서 고속 데이터 속도 외에도, 실시간 서비스를 위한 지연 감소 그리고 신뢰도 등이 매우 중요한데 5G에서는 최대 속도 20Gbps, 지연 1ms, 연결 기기 106/㎢를 제공함으로써 서비스 제공할 수 있는 기반을 마련하였다. 하지만 5G는 고주파 대역인 3.5Ghz, 28Ghz의 높은 주파수를 사용함으로써 높은 직진성의 빠른 속도를 제공할 수 있으나, 짧은 파장을 가지고 있어 도달할 수 있는 거리가 짧고, 회절 각도가 작아서 건물 등을 투과하지 못해 실내 이용에서 제약이 따른다. 따라서 기존의 통신망으로 이러한 제약을 벗어나기가 어렵고, 기반 구조인 중앙 집중식 SDN 또한 많은 노드와의 통신으로 인해 처리 능력에 과도한 부하가 발생하기 때문에 지연에 민감한 서비스 제공에 어려움이 있다. 그래서 자율 주행 중 긴급 상황이 발생할 경우 사용 가능한 지연 관련 트리 구조의 제어 기능이 필요하다. 이러한 시나리오에서 차량 내 정보를 처리하는 네트워크 아키텍처는 지연의 주요 변수이다. 일반적인 중앙 집중 구조의 SDN에서는 원하는 지연 수준을 충족하기가 어렵기 때문에 정보 처리를 위한 SDN의 최적 크기에 대한 연구가 이루어져야 한다. 그러므로 SDN이 일정 규모로 분리하여 새로운 형태의 망을 구성 해야하며 이러한 새로운 형태의 망 구조는 동적으로 변하는 트래픽에 효율적으로 대응하고 높은 품질의 유연성 있는 서비스를 제공할 수 있다. 이러한 SDN 구조 망에서 정보의 변경 주기, RTD(Round Trip Delay), SDN의 데이터 처리 시간은 지연과 매우 밀접한 상관관계를 가진다. 이 중 RDT는 속도는 충분하고 지연은 1ms 이하이기에 유의미한 영향을 주는 요인은 아니지만 정보 변경 주기와 SDN의 데이터 처리 시간은 지연에 크게 영향을 주는 요인이다. 특히, 5G의 다양한 응용분야 중에서 지연과 신뢰도가 가장 중요한 분야인 지능형 교통 시스템과 연계된 자율주행 환경의 응급상황에서는 정보 전송은 매우 짧은 시간 안에 전송 및 처리돼야 하는 상황이기때문에 지연이라는 요인이 매우 민감하게 작용하는 조건의 대표적인 사례라고 볼 수 있다. 본 논문에서는 자율 주행 시 응급상황에서 SDN 아키텍처를 연구하고, 정보 흐름(셀 반경, 차량의 속도 및 SDN의 데이터 처리 시간의 변화)에 따라 차량이 관련정보를 요청해야 할 셀 계층과의 상관관계에 대하여 시뮬레이션을 통하여 분석을 진행하였다.