• 전자공학회논문지
• /
• 제54권7호
• /
• pp.55-60
• /
• 2017

본 논문은 컴퓨터의 보안향상을 위한 차동펄스를 이용하여 상호정전용양 터치스크린 패널의 지문인식 송신법을 제안한다. 차동펄스생성기와 Ring-Counter로 구성되어 있으며, 공급전압은 5V이다. 제안된 시스템의 출력파형은 In-Phase 와 Out of Phase의 구성되었으며, 2ms의 동안에 1MHz가 포함된 펄스를 출력한다. 4개의 채널을 구동할 수 있는 구조로 설계되었으며 전체 전력소모량은 약 78.08nW 이다. 본 시스템은 TSMC 0.25um CMOS 공정으로 설계 되었고, Chip Area는 $870um{\times}880um$이다.

• 한국전자통신학회논문지
• /
• 제11권7호
• /
• pp.659-664
• /
• 2016

본 논문에서는 고속 동작과 저전력 동작을 요구하는 디지털 회로 시스템에 사용될 수 있는 Current-mode FIR Filter를 위한 OTA(:Operational Trans-conductance Amplifier) 회로를 제안한다. Current-mode 신호처리는 동작 주파수와 상관없이 일정한 전력을 유지하는 특징이 있기 때문에 고속 동작을 요구하는 디지털 회로 시스템의 저전력 동작에 매우 유용한 회로설계 기술이라고 할 수 있다. 0.35um CMOS 공정을 이용한 시뮬레이션 결과, Vdd=2V에서 전원 전압의 50%에 해당하는 약 1V의 Dynamic Range를 확보하였으며, 약 0~200uA의 출력전류를 확인하였다. 설계한 OTA 회로의 전력은 약 21uW가 계산되었으며, Active Layout 면적은 $71um{\times}166um$ 사이즈로 집적화에 유리할 것으로 기대된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.361-364
• /
• 2013

기존의 DC-DC 부스트 변환기에서 사용되는 non-overlapping gate driver는 dead-time이 고정되어 있기 때문에 body-diode conduction loss 또는 charge-sharing loss가 발생하는 문제점을 가지고 있다. 이러한 손실을 줄이기 위해 사용된 기존의 적응제어 방식의 경우는 CCM 동작 시 전력트랜지스터가 동시에 on이 되는 구간이 발생하여 시스템 효율이 감소하는 문제점이 있다. 따라서 본 논문 에서는 이러한 문제점을 해결할 dead-time 적응제어 기능과 power switching 기능을 갖는 DC-DC 부스트 변환기를 설계 하였다. CMOS 0.35um 공정을 사용하였고, 2.5V 입력으로 3.3V의 출력전압을 얻으며, 스위칭 주파수는 500kHz 이다. 부하전류 150mA일 때 가장 높은 95.3%의 효율을 얻었다. 설계된 회로의 칩 면적은 $1720um{\times}1280um$이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.412-415
• /
• 2015

본 논문에서는 진동에너지 수확을 위한 MPPT(Maximum Power Point Tracking) 제어 CMOS 인터페이스 회로를 설계하였다. 제안된 회로는 AC-DC 변환기, MPPT 제어회로, DC-DC 부스트 변환기, 그리고 PMU(Power Management Unit)로 구성된다. AC-DC 변환기는 진동소자(PZT)에서 출력되는 AC 신호를 DC 신호로 변환해주는 역할을 하며, MPPT 제어회로는 진동소자로부터 최대전력을 수확하여 효율을 높이는 역할을 한다. DC-DC 부스트 변환기는 AC-DC 변환기에서 공급된 에너지를 원하는 값으로 승압 및 안정화 시키는 역할을 하며 PMU를 통해 부하로 에너지를 전달한다. AC-DC 변환기는 효율 특성이 좋은 능동 다이오드를 이용한 전파정류기를 사용하였으며, DC-DC 부스트 변환기는 제어 회로가 간단한 쇼트키 다이오드를 사용한 구조를 사용하였다. 제안된 회로는 0.35um CMOS 공정으로 설계되었으며, 설계된 칩의 면적은 $950um{\times}920um$이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.484-487
• /
• 2015

본 논문에서는 진동에너지와 빛에너지를 이용한 MPPT 기능을 갖는 이중 입력 충전기 회로를 제안한다. 빛에너지는 photovoltaic cell로부터 수확하고, 진동에너지는 piezoelectric cell로부터 수확하여 각각 커패시터에 저장된다. Charger 블록에 의해 배터리 전압이 승압되며 이때 두 가지 에너지원이 모두 입력으로 사용되어 충전하게 된다. 승압하는 방법은 DC-DC boost converter를 사용하였으며 시간 구간에 따라 하나의 인덕터를 공유하는 방법을 적용하였고, 진동에너지와 빛에너지를 입력으로 사용하는 비율은 8:1로 설계하였다. 제안된 회로는 0.35um CMOS 공정으로 설계하였고 배터리 관리블록에 의해 배터리 커패시터의 충전 상태가 제어되며 최대 3V의 전압까지 충전할 수 있다. 설계된 회로의 최대 효율은 88.56%이며, 칩 면적은 패드를 포함하여 $1230um{\times}1330um$이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.411-414
• /
• 2011

본 논문에서는 DPSS 기능을 갖는 3중 모드 DC-DC buck 변환기를 설계하였다. 설계된 buck 변환기는 부하 전류가 큰 경우(80mA~500mA)에는 PWM(Pulse Width Modulation) 제어 방식을 사용하고, 부하 전류가 작은 경우(1mA~80mA)에는 PFM(Pulse Frequency Modulation) 제어 방식을 사용하며, 부하 전류가 1mA 이하인 대기모드(sleep-mode)에서는 LDO(Low Drop Out)를 사용한다. 또한, PFM 제어 방식에서 부하 전류가 작은 경우 효율을 증가시키기 위해 DPSS(Dynamic Partial Shutdown Strategy) 기법을 사용하였다. 그 결과 넓은 부하 전류 범위에서 높은 효율을 얻을 수 있다. 제안된 벅 변환기는 CMOS 0.18um 공정을 이용하여 설계되었다. 3.3V의 입력전압을 받아 2.5V의 출력전압으로 강압시키며, 최대 부하전류는 500mA이고, 스위칭 주파수는 1MHz이다. 최대효율은 97.03 %, 칩 크기는 PAD를 포함하여 $1465um{\times}895um$이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.569-572
• /
• 2014

본 논문에서는 MEMS 용량형 센서를 위한 CMOS 스위치드-커패시터 인터페이스 회로를 설계하였다. 설계된 회로는 커패시턴스-전압 변환기(CVC), 2차 스위치드 커패시터 ${\Sigma}{\Delta}$ 변조기 및 비교기로 구성되어있다. 또한 일정한 바이어스를 공급해주는 바이어스 회로를 추가하였다. 전체적인 회로의 저주파 잡음과 오프셋을 감소시키기 위하여 Correlated-Double-Sampling(CDS) 기법과 Chopper-Stabilization(CHS) 기법을 적용하였다. 설계 결과 CVC는 20.53mV/fF의 민감도와 0.036%의 비선형성특성을 보였으며, ${\Sigma}{\Delta}$ 변조기는 입력전압 진폭이 100mV가 증가할 때, 출력의 듀티 싸이클은 약 5%씩 증가하였다. 전체회로의 선형성 에러는 0.23% 이하이며, 전류소모는 0.73mA이다. 제안된 회로는 0.35um CMOS 공정을 이용하여 설계되었으며, 입력전압은 3.3V이다. 설계된 칩의 크기는 패드를 포함하여 $1117um{\times}983um$ 이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 추계학술대회
• /
• pp.520-523
• /
• 2016

본 논문에서는 MPPT(Maximum Power Point Tracking) 기능을 갖는 열에너지 하베스팅을 위한 DC-DC컨버터를 설계하였다. 설계된 회로는 열전소자로부터 수확된 낮은 전압을 변환하여 부하에 승압된 전압을 공급한다. 시동회로는 제어기가 동작할 수 있는 VDD를 공급하고 결과적으로 Main 부스트 변환기의 파워스위치를 ON/OFF하게 되며, 스위칭 동작을 통해 부하에 승압된 전압을 공급한다. Bulk-driven 비교기를 이용하여 낮은 전압에서도 비교동작을 가능하게 하였고, 이를 이용하여 시스템 효율을 높이고, 전압안정화 동작을 하게 된다. 최대 효율은 76%이다. 제안된 회로는 0.35um CMOS 공정으로 설계되었으며, 모의실험을 통하여 동작을 검증하였다. 설계된 회로의 칩 면적은 $933um{\times}769um$이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.267-270
• /
• 2014

본 논문에서는 진동에너지 수확을 위한 CMOS 인터페이스 회로를 설계하였다. 제안된 회로는 AC-DC 변환기와 DC-DC 부스트 변환기로 구성된다. AC-DC 변환기는 진동소자(PZT)에서 출력되는 AC 신호를 DC 신호로 변환해주는 역할을 하며, DC-DC 부스트 변환기는 AC-DC 변환기에서 출력된 신호를 원하는 값으로 승압 및 안정화 시키는 역할을 한다. AC-DC 변환기는 효율 특성이 좋은 능동 다이오드를 이용한 전파정류기를 사용하였으며, DC-DC 부스트 변환기는 제어 회로가 간단한 쇼트키 다이오드를 사용한 구조를 이용하였다. 또한 진동소자로부터 최대전력을 수확하기 위한 MPPT(Maximum Power Point Tracking) 기능을 적용하였다. 제안된 회로는 0.35um CMOS 공정으로 설계되었으며, 설계된 칩의 면적은 $530um{\times}325um$이다. 설계된 회로의 성능을 검증한 결과 AC-DC 변환기와 DC-DC 부스트 변환기의 최대 효율은 각각 97.7%와 89.2%이며, 전체회로의 최대 효율은 87.2%이다.

• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.55-64
• /
• 2006

본 설계에서는 무선 랜 등 최첨단 무선 통신 및 고급영상 처리 시스템과 같이 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템 응용을 위해 기존의 보정기법을 사용하지 않는 14b 70MS/s 0.13um CMOS A/D 변환기(Analog-to-Digital Converts- ADC)를 제안한다. 제안하는 がU는 중요한 커패시터 열에 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법으로 소자 부정합에 의한 영향을 최소화하였고, 3단 파이프라인 구조로 고해상도와 높은 신호처리속도와 함께 전력 소모 및 면적을 최적화하였다. 입력 단 SHA 회로에는 Nyquist 입력에서도 14비트 이상의 정확도로 신호를 샘플링하기 위해 게이트-부트스트래핑 (gate-bootstrapping) 회로를 적용함과 동시에 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용하여 14비트에 필요한 높은 DC전압 이득을 얻음과 동시에 충분한 위상 여유를 갖도록 하였으며, 최종 단 6b flash ADC에는 6비트 정확도 구현을 위해 2단 오픈-루프 오프셋 샘플링 기법을 적용하였으며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um CMOS 공정으로 요구되는 2.5V 전원 전압 인가를 위해 최소 채널길이는 0.35um를 사용하여 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 0.65LSB, 1.80LSB의 수준을 보이며, 70MS/s의 샘플링 속도에서 최대 SNDR 및 SFDR은 각각 66dB, 81dB를 보여준다. 시제품 ADC의 칩 면적은 $3.3mm^2$이며 전력 소모는 2.5V 전원 전압에서 235mW이다.