• Proceedings of the Materials Research Society of Korea Conference
• /
• 1994.05a
• /
• pp.108-108
• /
• 1994

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2002.11a
• /
• pp.66-66
• /
• 2002

• Proceedings of the Korean Vacuum Society Conference
• /
• 1996.06a
• /
• pp.74-74
• /
• 1996

• ETRI Journal
• /
• v.10 no.2
• /
• pp.70-88
• /
• 1988

반도체 소자가 계속 축소되어 ULSI 시대를 맞이함에 따라 얇은 절연막의 필요성이 대두되었고, 따라서 고신뢰도를 갖는 절연박막 개발과 그 절연막에 대한 평가 기술개발에 많은 관심이 집중되었다. 본고에서는 최근 연구되고 있는 절연박막의 종류와 그 특성, 절연막 평가 방법에 대해 고찰하였다.

• Proceedings of the Korean Ceranic Society Conference
• /
• 2003.10a
• /
• pp.206.1-206
• /
• 2003

• 한국전자현미경학회:학술대회논문집
• /
• 2002.05a
• /
• pp.73-75
• /
• 2002

• Bulletin of the Korean Chemical Society
• /
• v.15 no.11
• /
• pp.1005-1010
• /
• 1994

• Electronics and Telecommunications Trends
• /
• v.5 no.1
• /
• pp.55-70
• /
• 1990

SIMOX SOI is known to be one of the most useful technologies for fabrications of new generation ULSI devices. This paper describes the current status of SIMOX SOI technology for ULSI applications. The SIMOX wafer is vertically composed of buried oxide layer and silicon epitaxial layer on top of the silicon substrate. The buried oxide layer is used for the vertical isolation of devices The oxide layer is formed by high energy ion implantation of high dose oxygen into the silicon wafer, followed by high temperature annealing. SIMOX-based CMOS fabrication is transparent to the conventional IC processing steps without well formation. Furthermore, thin film CMOX/SIMOX can overcome the technological limitations which encountered in submicron bulk-based CMOS devices, i.e., soft-error rate, subthreshold slope, threshold voltage roll-off, and hot electron degradation can be improved. SIMOX-based bipolar devices are expected to have high density which comparable to the CMOX circuits. Radiation hardness properties of SIMOX SOI extend its application fields to space and military devices, since military ICs should be operational in radiation-hardened and harsh environments. The cost of SIMOX wafer preparation is high at present, but it is expected to reduce as volume increases. Recent studies about SIMOX SOI technology have demonstrated that the performance of the SIMOX-based submicron devices is superior to the circuits using the bulk silicon.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.39 no.4
• /
• pp.26-34
• /
• 2002

A dynamically-allocated topographical model, so-called cell advancing model, has been developed modifying the cell model. Memory requirements are reduced by dynamically allocating completed topography and material information only at surface cells, and setting other cells as a material index. In this paper, this model is presented and verified with applications to etching process by using the analytic model and Monte Carlo model for the incident ion flux, deposition process, and process integration. In case of DRAM cell fabrication process with 5,440,500(130$\times$155$\times$270) cells takes about 22MB memory to represent the topography.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.121-121
• /
• 2000

반도체 산업의 발달에 따라 소자의 보다 빠른 동작 속도와 큰 집적도를 갖은 ULSI 구조를 얻기 위해, 새로운 금속배선 재료가 요구되고 있다. 기존의 금속 배선인 Al 및 Al 합금은 비교적 낮은 비저항과 박막형성의 용이함으로 인하여 현재까지 금속배선 재료로 사용되고 있으나, 고집적화에 따라 RC Time Delay와 Electromigration의 문제점을 들어내었다. 이러한 문제를 해결할 새로운 배선 재료로 Al보다 낮은 비저항을 가지며, electromigration 저항성을 갖는 Cu 금속배선 재료가 활발히 연구되고 있다. 본 실험에서는 (100) Si 웨이퍼를 기판으로 사용하였으며, 각층은 SiO2/Si3N4/EP Cu/Seed Cu/ TaN/SiO2/Si wafer 상태로 증착하였다. 확산방지막으로 TaN을 사용하였고, seed Cu는 sputtering 으로 증착하였으며, seed Cu 만으로 된 박막과 seed Cu + electro plating Cu로 구성된 박막을 제작하였다. 제작 완료된 박막은 N2 분위기에서 20$0^{\circ}C$ 120 min, 45$0^{\circ}C$ 60min 동안 열처리하여 Cu 박막의 조직 변화를 TEM 및 여러 분석방법을 이용하여 분석하였다. Plan-view TEM결과, 45$0^{\circ}C$, 60min 열처리함에 따라 결정립 성장이 일어난 것을 확인 할 수 있었다. 그러나, 성장후에도 twin boundary, stacking fault, dislocation, small defect 등은 여전히 남아 있음이 관찰된다. 그림 1(a)는 as-deposit 상태이며, 그림 1(b)는 45$0^{\circ}C$, 60min 열처리한 plan-view TEM 사진이다.