• Title/Summary/Keyword: UART

Search Result 111, Processing Time 0.029 seconds

Design and Implementation of PC Adapter Board and its Application Softwares for IrDA Communications (적외선 통신용 PC 어댑터와 응용 소프트웨어의 설계 및 구현)

  • 윤춘희;노선영;황민태
    • Journal of Korea Multimedia Society
    • /
    • v.6 no.5
    • /
    • pp.889-895
    • /
    • 2003
  • In this paper, we develop a PC adapter board and application software that do not use mouse or keyboard but the infrared communication, which can control the operation remotely. The infrared communication adapter is made up of the infrared receiver part and the serial communication interface part. The infrared receiver part creates a suitable scan-code using the received signal from the infrared transmitter (remote-controller). The serial communication interface part transmits the scan-code to PC by a serial communication. We implement its application softwares to listen to music and see movies. We can control their operations such as play, stop, pause and volume control remotely.

  • PDF

A Study and Implementation of Network Synchronization Module for Wired and Wireless based Multimedia Embedded Systems (유무선 기반 멀티미디어 임베디드 시스템을 위한 네트워크 동기화 모듈 연구 및 구현)

  • Kim, Hong-Kyu;Moon, Seung-Jin
    • Journal of Institute of Control, Robotics and Systems
    • /
    • v.13 no.12
    • /
    • pp.1198-1206
    • /
    • 2007
  • It is common to use PC or Digital picture frame in stand-alone fashion to view images, movies, or to listen MP3 musics which are considered as multimedia contents, However, such existing methods have weakness for expanding network requirements or augmenting extra data, in such case inevitably requiring external devices. With keeping in mind for such expansion, in this study, we have suggested a new concepts of network module which may utilize an image server for data transmission, in the proposed module, data alarm packet was defined for alerting incoming data from the image server and it became possible to synchronize between the image server and device not only in wired but also in wireless environments through UART. The method consists of a control module for an image server and a synchronization module between the server and the device. We have also tested the feasibility for future commercial usages such as advertisements through performance evaluations.

위성의 일반적인 상태정보 획득보드의 개발

  • Won, Ju-Ho;Jo, Yeong-Ho;Lee, Yun-Gi;Lee, Sang-Gon
    • The Bulletin of The Korean Astronomical Society
    • /
    • v.37 no.2
    • /
    • pp.184.1-184.1
    • /
    • 2012
  • 위성은 위성의 상태제어를 위한 명령부와 해당 명령이 기능대로 수행된 것을 확인하기 위한 상태정보 획득부로 구성된다. 명령부는 위성의 버스 플랫폼에 따라서 다양한 구조 (전압, 전류, 펄스폭, 형태등)를 갖지만, 상태정보획득은 명령부에 비해서 공통적인 특성을 갖게 된다. 또한 명령부는 +17V 또는 +28V등의 고전압, 고전류의 요구조건이 필요하지만, 상태정보 획득은 아날로그용 (+15V or +12V)또는 디지털용 (+5V)로 전압과 전류조건이 명령부에 비해서 요구조건이 완화된다. 상태정보획득은 relay 상태를 획득하는 matrix 구조로된 TM matrix와 아날로그 전압 상태정보를 단일채널을 통해 획득하는 Analog 단일 채널부와 정밀한 아날로그 정보 획득을 위한 차등 Analog 채널부, 기준전압과의 비교를 통한 이진상태부와 정전류를 통한 Thermistor 상태정보 획득부로 구성이 된다. 본 논문에서는 $16{\times}8$ matrix로 구성된 TM matrix 획득부와 300채널의 단일채널 아날로그 전압 획득부, 64채널 차등 아날로그 전압획득부 및 64채널 이진상태 획득부와 16채널로 구성된 정전류 thermistor 아날로그 상태정보 획득부의 구현 방법 및 프로세서보드와의 접속을 위한 UART 접속구조등에 대한 내용과 보드 사이즈 제약사항등의 구현에 대한 개발에 대해서 평가하고자 한다.

  • PDF

Design and Implementation of MDEC module for CMCIS System (CMCIS 시스템을 위한 MDEC 모듈의 설계 및 구현)

  • Jung, Hyon-Chel;Kim, Tea-Koon;Kang, Dong-Won;Kim, Jea-Young;Kim, Se-jim;Cho, Sung-chil;Kim, Hong-Sam;Lee, Yong-Hee;Seo, Kwang-Suk;Park, Myeong-Chul
    • Proceedings of the Korean Society of Computer Information Conference
    • /
    • 2016.01a
    • /
    • pp.125-128
    • /
    • 2016
  • 본 논문에서는 다중 생체계측 장비를 CMCIS(Central Monitoring and Cardiology Information System) 기반의 통합 시스템에 연동하기 위한 MDEC(Medical Device Exchange Communication)의 설계 및 구현을 소개한다. MDEC은 6종의 계층장비의 신호를 받아 각 서버로 데이터를 전송할 수 있도록 설계하고 Linux OS을 포팅 하였다. 각 장비별 프로토콜에 대해 최소화된 기본 프로토콜을 정의하고 통신방법에 따라 UART 포트 혹은 USB 포트를 생체정보의 물리적 입력장치로 사용하였다. 호스트 서버와는 유무선 LAN울 통해 정보를 전달할 수 있게 하드웨어를 설계하였다. 본 연구의 결과는 CMCIS 기반의 통합 시스템을 구축하는 기반기술로 향후 효율적 의료서비스에 기여할 것으로 사료된다.

  • PDF

Engineering Model Design and Implementation of STSAT-2 On-board computer (과학기술위성 2호 탑재 컴퓨터의 EM 개발 및 구현)

  • Yu, Chang-Wan;Im, Jong-Tae;Nam, Myeong-Ryong
    • Journal of the Korean Society for Aeronautical & Space Sciences
    • /
    • v.34 no.2
    • /
    • pp.101-105
    • /
    • 2006
  • The Engineering Model of STSAT-2 on-board computer(OBC) was developed and tested completely with other sub-systems. The on-board computer of STSAT-2 has a high- performance PowerPC processors and a structure of centralized network communication. In addition, a lot of logics are implemented by Field Programmable Gate Array, such as interrupt controller, watchdog timer and UART. It could make the weight and size of OBC lighter and smaller. Also, the STSAT-2 on-board computer has more improved tolerance against Single Event Upsets and faults than that of the STSAT-1.

Design and Implementation of a Bluetooth Baseband Module based on IP (IP에 기반한 블루투스 기저대역 모듈의 설계 및 구현)

  • Lim, Ji-Suk;Chun, Ik-Jae;Kim, Bo-Gwan
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2002.04b
    • /
    • pp.1285-1288
    • /
    • 2002
  • Bluetooth wireless technology is a publicly available specification proposed for Radio Frequency (RF) communication for short-range and point-to- multipoint voice and data transfer. It operates in the 2.4GHz ISM(Industrial, Scientific and Medical) band and offers the potential for low-cost, broadband wireless access for various mobile and portable devices at range of about 10 meters. In this paper, we describe the structure and the test results of the bluetooth baseband module we have developed. This module was developed based on IP reuse. So Interface of each module such as link controller UART, and audio CODEC is designed based on ARM7 comfortable processor. We also considered various interfaces of related external chips. The fully synthesizable baseband module was fabricated in a $0.25{\mu}m$ CMOS technology occupying $2.79{\times}2.8mm^2$ area including the ARM TDMI processor. And a FPGA implementation of this module is tested for file and bit-stream transfers between PCs.

  • PDF

Design and Implementation of an OpenCV-based Digital Doorlock (OpenCV기반 디지털 도어락 시스템의 설계 및 구현)

  • Park, Sang-Young;Kang, Hwa-Young;Lee, Kang-Hee
    • Proceedings of the Korean Society of Computer Information Conference
    • /
    • 2019.07a
    • /
    • pp.321-324
    • /
    • 2019
  • 최근 국내에는 실업률 상승, 혼인률 하락 등 청년층 생애주기 변화, 단독거주, 고령층의 증가에 따라 1인 가구가 빠른 속도로 증가하고 있다. 이러한 추세는 지속될 것으로 예상되어 1인 가구를 겨냥한 맞춤형 보안솔루션에 대한 관심이 고조되고 있다. 본 논문에서는 사물 인터넷 기술을 적극적으로 접목할 수 있을 것으로 기대되는 디지털 도어락의 구현에 관한 연구를 수행하였다. 사물 인터넷 기술은 5G 시대의 도래에 따라 다시금 주목받고 있다. 이는 4차 산업혁명 시대의 핵심 기반 기술로 주요 IT 기업들이 상용화 기술 확보를 추진하고 있는 상황이다. 한편 디지털 도어락은 열쇠가 필요하지 않으며 위급상황이나 안전상황에 클릭 한번으로 출동 요원의 출동을 곧바로 요청할 수 있어 고객에게 편의성과 보안성을 제공한다. 하지만 비밀번호 방식의 디지털 도어락은 주기적으로 비밀번호를 교체해주지 않는 이상 지속적으로 같은 자리의 버튼만을 누르게 된다. 이렇게 되면 해당 위치에 지문이 남아서 비밀번호가 노출될 위험이 있다. 그러나 사물 인터넷 기술을 이용한 디지털 도어락을 사용하게 된다면 안전한 도어락 사용으로 주거 보안을 실현할 수 있다. 따라서 1인 가구를 노리는 범죄를 예방하기 위해 라즈베리 파이와 아두이노의 UART 통신, 머신러닝 CV를 이용하여 얼굴 인식으로 동일인임을 판단하는 디지털 도어락을 구현했다.

  • PDF

The Hardware Design of Real-time Image Processing System-on-chip for Visual Auxiliary Equipment (시각보조기기를 위한 실시간 영상처리 SoC 하드웨어 설계)

  • Jo, Heungsun;Kim, Jiho;Shin, Hyuntaek;Im, Junseong;Ryoo, Kwangki
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2013.11a
    • /
    • pp.1525-1527
    • /
    • 2013
  • 본 논문에서는 저시력자의 개선된 독서 환경을 제공하는 시각보조기기를 위한 실시간 영상처리 SoC(System on Chip) 하드웨어 구조 설계에 대해서 기술한다. 기존의 시각보조기기는 화면 영상이 실제 움직임보다 늦게 출력되는 잔상 현상이 발생하며, 색 변환 기능도 제한적이다. 따라서 본 논문에서 제안하는 실시간 영상처리 SoC 하드웨어 구조는 데이터 연산을 최소화함으로써 잔상 현상이 감소되며, 저시력자를 위한 다양한 색상 모드를 지원한다. 제안하는 영상처리 SoC 하드웨어 구조는 Core-A 모듈, Memory Controller 모듈, AMBA AHB bus 모듈, ISP(Image Signal Processing) 모듈, TFT-LCD Controller 모듈, VGA Controller 모듈, CIS Controller 모듈, UART 모듈, Block Memory 모듈로 구성된다. 시각보조기기를 위한 실시간 영상처리 SoC 하드웨어 구조는 Virtex4 XC4VLX80 FPGA 디바이스를 이용하여 검증하였으며, TSMC 180nm 셀 라이브러리로 합성한 결과 동작주파수는 54MHz, 게이트 수 197k이다.

A Design and Implementation of 32-bit Five-Stage RISC-V Processor Using FPGA (FPGA를 이용한 32-bit RISC-V 5단계 파이프라인 프로세서 설계 및 구현)

  • Jo, Sangun;Lee, Jonghwan;Kim, Yongwoo
    • Journal of the Semiconductor & Display Technology
    • /
    • v.21 no.4
    • /
    • pp.27-32
    • /
    • 2022
  • RISC-V is an open instruction set architecture (ISA) developed in 2010 at UC Berkeley, and active research is being conducted as a processor to compete with ARM. In this paper, we propose an SoC system including an RV32I ISA-based 32-bit 5-stage pipeline processor and AHB bus master. The proposed RISC-V processor supports 37 instructions, excluding FENCE, ECALL, and EBREAK instructions, out of a total of 40 instructions based on RV32I ISA. In addition, the RISC-V processor can be connected to peripheral devices such as BRAM, UART, and TIMER using the AHB-lite bus protocol through the proposed AHB bus master. The proposed SoC system was implemented in Arty A7-35T FPGA with 1,959 LUTs and 1,982 flip-flops. Furthermore, the proposed hardware has a maximum operating frequency of 50 MHz. In the Dhrystone benchmark, the proposed processor performance was confirmed to be 0.48 DMIPS.

Development and Verification of SoC Platform based on OpenRISC Processor and WISHBONE Bus (OpenRISC 프로세서와 WISHBONE 버스 기반 SoC 플랫폼 개발 및 검증)

  • Bin, Young-Hoon;Ryoo, Kwang-Ki
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.46 no.1
    • /
    • pp.76-84
    • /
    • 2009
  • This paper proposes a SOC platform which is eligible for education and application SOC design. The platform, fully synthesizable and reconfigurable, includes the OpenRISC embedded processor, some basic peripherals such as GPIO, UART, debug interlace, VGA controller and WISHBONE interconnect. The platform uses a set of development environment such as compiler, assembler, debugger and RTOS that is built for HW/SW system debugging and software development. Designed SOC, IPs and Testbenches are described in the Verilog HDL and verified using commercial logic simulator, GNU SW development tool kits and the FPGA. Finally, a multimedia SOC derived from the SOC platform is implemented to ASIC using the Magnachip cell library based on 0.18um 1-poly 6-metal technology.