• 제목/요약/키워드: Timing Structure

검색결과 290건 처리시간 0.037초

회로의 대칭성을 이용한 다단계 논리회로 회로에서의 전력 최소화 기법 (Power Minimization Techniques for Logic Circuits Utilizing Circuit Symmetries)

  • 정기석;김태환
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제30권9호
    • /
    • pp.504-511
    • /
    • 2003
  • 논리회로 합성에서 함수의 대칭성을 이용하여 면적이나 시간 지연을 최소화하는 문제는 많은 시간동안 연구되어 왔다. 본 논문은 최근 들어 면적이나 시간지연 보다도 더 중요하게 여겨지는 전력 소모를 최소화하는데, 회로 대칭성이 어떻게 이용되는 지에 대한 연구를 소개한다. 이 논문에서 회로의 대칭성에 대한 폭넓은 정의를 소개하고, 각 대칭성간의 관계에 대해 논의하며, 각 회로의 대칭성이 어떻게 전력을 줄이는데 유용할 수 있는지에 대해 논의한다. 또한, 회로에 존재하는 주 입력(primary input)과 내부 노드사이에 존재하는 대칭성을 찾아내는 알고리즘을 소개한다. 이 논문에서 소개하는 알고리즘의 특징은 첫째, 면적이나 속도지연의 증가가 거의 없이, 전력 소모를 줄여주는 효과적인 재합성 기법이란 것이다. 둘째, 대부분의 다른 휴리스틱(heuristic) 알고리즘과는 달리, 회로의 스위칭 (switching) 양에 있어 단조 향상(monotonic improvement)을 보장한다. 이미 잘 알려진 바와 같이 CMOS 회로에서는 스위칭 양이 전력소모에 대부분을 차지하므로, 알고리즘의 적용 후에 회로가 전력 소모 면에서 계속적인 향상을 이룰 수 있게 한다는 점에서 매우 효과적이라 하겠다. 알고리즘의 효과를 검증하기 위해서, MCNC 벤치마크 회로를 이용하여 실험을 시행하였고, 실험 결과, 속도나 면적에 대한 오버헤드가 거의 없으면서 평균 12%의 전력 소모를 줄일 수 있었다.

양식 넙치가격 변동성의 구조변화와 비대칭성 검증 (Tests for the Structure Change and Asymmetry of Price Volatility in Farming Olive Flounder)

  • 강석규
    • 수산경영론집
    • /
    • 제45권2호
    • /
    • pp.29-38
    • /
    • 2014
  • This study is to analyse the timing of the structural change of price volatility and the asymmetry of price volatility during the period before and after the timing of the structural change of price volatility using Jeju Farming Olive Flounder's production area market price data from January 1, 2007 to June 30, 2013. The analysis methods of Quandt-Andrews break point test and Threshold GARCH model are employed. The empirical results of this study are summarized as follows: First, the result of Quandt-Andrews break point test shows that a single structural change in price volatility occurred on May 4, 2010 over the sample period. Second, during the period before structural change, daily price change rate has averagely positive value which means price increase, but during the period after structural change daily price change rate has averagely negative value which means price decrease. Also, daily volatility of price change rate during the period before structural change is higher than during the period after structural change. This indicates that price volatility decreases after structural change. Third, the estimation results of Threshold GARCH Model show that the volatility response against price increase is larger during the period after structural change than during the period before structural change. Also the result shows the volatility response against price decrease is larger during the period after structural change than during the period before structural change. And, irrespective of the timing of structural change, price increase has an larger effect on volatility than price decrease. This means volatility is asymmetric at price increase.

Multi-Hop Clock Synchronization Based on Robust Reference Node Selection for Ship Ad-Hoc Network

  • Su, Xin;Hui, Bing;Chang, KyungHi
    • Journal of Communications and Networks
    • /
    • 제18권1호
    • /
    • pp.65-74
    • /
    • 2016
  • Ship ad-hoc network (SANET) extends the coverage of the maritime communication among ships with the reduced cost. To fulfill the growing demands of real-time services, the SANET requires an efficient clock time synchronization algorithm which has not been carefully investigated under the ad-hoc maritime environment. This is mainly because the conventional algorithms only suggest to decrease the beacon collision probability that diminishes the clock drift among the units. However, the SANET is a very large-scale network in terms of geographic scope, e.g., with 100 km coverage. The key factor to affect the synchronization performance is the signal propagation delay, which has not being carefully considered in the existing algorithms. Therefore, it requires a robust multi-hop synchronization algorithm to support the communication among hundreds of the ships under the maritime environment. The proposed algorithm has to face and overcome several challenges, i.e., physical clock, e.g., coordinated universal time (UTC)/global positioning system (GPS) unavailable due to the atrocious weather, network link stability, and large propagation delay in the SANET. In this paper, we propose a logical clock synchronization algorithm with multi-hop function for the SANET, namely multi-hop clock synchronization for SANET (MCSS). It works in an ad-hoc manner in case of no UTC/GPS being available, and the multi-hop function makes sure the link stability of the network. For the proposed MCSS, the synchronization time reference nodes (STRNs) are efficiently selected by considering the propagation delay, and the beacon collision can be decreased by the combination of adaptive timing synchronization procedure (ATSP) with the proposed STRN selection procedure. Based on the simulation results, we finalize the multi-hop frame structure of the SANET by considering the clock synchronization, where the physical layer parameters are contrived to meet the requirements of target applications.

유한 필드 GF($2^m$)상의 모듈러 곱셈기 및 제곱기 특성 분석 (Characteristic analysis of Modular Multipliers and Squarers for GF($2^m$))

  • 한상덕;김창훈;홍춘표
    • 한국산업정보학회논문지
    • /
    • 제7권5호
    • /
    • pp.167-174
    • /
    • 2002
  • 본 논문에서는 타원 곡선 암호화 시스템 등에 응용되는 유한 필드 GF(2$^{m}$ )상의 모듈러 곱셈기 및 제곱기에 대한 처리 시간과 공간 복잡도를 비교 분석하였다. 이를 위하여 기존에 제시된 모듈러 곱셈기 및 제곱기를 설계하였으며, 이들을 VHDL로 기술한 후 회로를 합성하였다. 합성된 회로에 대한 기능 및 timing 시뮬레이션 결과 모두 정확한 결과 값을 얻었다. 합성된 모듈러 곱셈기 및 제곱기를 FPGA로 구현한 결과 한 클럭당 처리 시간은 시스톨릭 구조가 가장 빠르지만 지연 시간을 고려한 전체 처리 시간은 CA 구조가 가장 빠르다는 결과를 얻었다. 또한 공간 복잡도를 특성에 있어서는 LFSR 구조가 가장 우수하다는 결과를 얻었다.

  • PDF

멀티플렉스 상영관 운영 중단에 따른 관람 행태 영향 : 춘천 CGV 휴관을 중심으로 (The Effect of the Watching Behavior in Multiplex Screening Interruption : In Centering of Chuncheon CGV Closing)

  • 서정수
    • 만화애니메이션 연구
    • /
    • 통권21호
    • /
    • pp.71-84
    • /
    • 2010
  • 현재 국내 영화 산업의 배급 구조는 멀티플렉스 체인으로 시장 대부분을 구성하고 있다. 이로 인해 대부분의 중소 영세 상영관들은 시장에서 퇴출되고 있으며, 멀티플렉스 체인은 수직결합 구조의 독점화로 시장 형성을 하고 있다. 춘천에서는 1개월간의 멀티플렉스 상영관의 상영 중단은 수직결합 구조의 문제를 발생시켰고, 이 문제현상으로 인해 많은 영향을 발생시켰다. 특히 문화적 욕구에 대한 영향이 나타났으며, 불법 콘텐츠로의 접근 문제를 야기하였다. 이 연구에서는 국내 수직결합 구조의 멀티플렉스 극장이 시장을 점유해 나가는 과정과 함께 병행되었던 중소 영세 상영관의 몰락이 진행되는 과정을 살펴보고, 이로 인해 수직결합 구조의 상영관이 수평결합 구조의 상영관을 시장에서 퇴출시키는 과정이 완성된 춘천 지역에서, 2008년 9월 27일부터 2008년 10월 30일까지 춘천CGV가 상영 중단되는 현상을 통해 발생되었던 영향을 설문을 통해 파악하여 수직결합 구조가 문제가 생기면 발생하는 영향을 알아보았다. 영화 산업의 주요 소비자인 20대 계층은, 멀티플렉스 휴관으로 인하여 개봉 영화에 대해 접근성이 약화되면, 불법 콘텐츠로의 접근 충동을 느끼는 영향을 받고 있다. 개봉 시기에 관람을 놓친 영화에 대해서는 상영관 방문보다는 불법 콘텐츠나 기록매체로 출시되는 영화를 선호하고 있다. 또한, 영화가 개봉되는 시기에 관람을 해야 하는 시기 적절성에 대한 영향을 받고 있었다. 즉, 개봉 영화에 대한 불법적 접근 방식, 기록매체를 활용한 상시 접근성, 개봉에 대한 시기 적절성이 관람 행태에 영향을 미치고 있다.

  • PDF

Network-on-Chip에서의 최적 통신구조 설계 (Optimal Design of Network-on-Chip Communication Sturcture)

  • 윤주형;황영시;정기석
    • 대한전자공학회논문지SD
    • /
    • 제44권8호
    • /
    • pp.80-88
    • /
    • 2007
  • 매우 복잡한 시스템의 보다 효율적인 설계를 위한 차세대 SoC를 위해 중요한 것은 시스템의 고적용성과 고확장성이다. 이를 위해 최근 들어 급속히 관심이 높아지는 것이 계산 모듈중심의 시스템 설계를 탈피하여 통신 중심으로 시스템 설계를 보는 communication-based 설계 방법론이며, 그 중 대표적으로 많은 관심을 모으고 있는 것이 Network-on-Chip (NoC)이다. 이는 모듈간의 직접적인 연결에 의한 데이터의 통신 구조를 가진 일반적인 SoC 설계에서의 취약한 확장성과 통신 구조의 고정성을 극복하기 위해, 데이터를 패킷화하고, 이를 네트워크 인터페이스 및 라우터에 의한 가변적인 구조에 의해 전송함으로써 통신 구조의 적용성과 확장성을 제공하려는 노력이다. 하지만 확장성과 적용성에 치중하다 보면 성능과 면적에 대한 비용이 너무 커져서 실제로 기존의 연결 방법과 비교하여 실용성이 없을 수 있다. 그래서 본 연구에서는 통신 패턴의 면밀한 분석을 통하여 매우 성능에 중요하고 또 빈번한 통신 패턴에 대해서는 기존의 연결 방식을 고수하면서, 전체적인 연결성 및 확장성을 유지하는 알고리즘을 제시한다. 이 방법을 통해서 최소 30%의 네트워크 인터페이스 및 라우터 구조가 훨씬 간단한 구조로 바뀔 수 있었으며, 이로 인한 연결성 (connectivity) 및 확장성에 대한 손실은 거의 없었다. 시뮬레이션 결과에 의하면 통신 구조의 최적화를 통해서 연결에 소요되는 시간적 성능은 49.19% 향상되었고 면적의 측면에서도 24.03% 향상되었음이 입증되었다.

Multi-GNSS Standard Point Positioning using GPS, GLONASS, BeiDou and QZSS Measurements Recorded at MKPO Reference Station in South Korea

  • Choi, Byung-Kyu;Cho, Chang-Hyun;Cho, Jung Ho;Lee, Sang Jeong
    • Journal of Positioning, Navigation, and Timing
    • /
    • 제4권4호
    • /
    • pp.205-211
    • /
    • 2015
  • The Global Navigation Satellite System (GNSS) is undergoing dramatic changes. Nowadays, much more satellites are transmitting navigation data at more frequencies. A multi-GNSS analysis is performed to improve the positioning accuracy by processing combined observations from different GNSS. The multi-GNSS technique can improve significantly the positioning accuracy. In this paper, we present a combined Global Positioning System (GPS), the GLObal NAvigation Satellite System (GLONASS), the China Satellite Navigation System (BeiDou), and the Quasi-Zenith Satellite System (QZSS) standard point positioning (SPP) method to exploit all currently available GNSS observations at Mokpo (MKPO) station in South Korea. We also investigate the multi-GNSS data recorded at MKPO reference station. The positioning accuracy is compared with several combinations of the satellite systems. Because of the different frequencies and signal structure of the different GNSS, intersystem biases (ISB) parameters for code observations have to be estimated together with receiver clocks in multi-GNSS SPP. We also present GPS/GLONASS and GPS/BeiDou ISB values estimated by the daily average.

Performance Analysis of a Vector DLL Based GPS Receiver

  • Lim, Deok Won;Choi, Heon Ho;Lee, Sang Jeong;Heo, Moon Beom
    • Journal of Positioning, Navigation, and Timing
    • /
    • 제1권1호
    • /
    • pp.1-6
    • /
    • 2012
  • For a Global Positioning System (GPS) receiver, it is known that a Vector Delay Locked Loop (DLL) in which the code signals of each satellite are tracked in parallel by using navigation results shows better performance in the aspect of the tracking accuracy and the robustness than that of a Scalar DLL. However, the quantitative analysis and the logical grounds for that performance enhancement of the Vector DLL are not sufficient. This paper, therefore, proposes the structure of the GPS receiver with the Vector DLL and analyzes the performance of it. The tracking and the positioning accuracy of the Vector DLL are theoretically analyzed and confirmed by simulation results. From the simulation results, it can be seen that the tracking and positioning accuracy has been improved about 30% in case that the receiver is static and the positioning is conducted for every Pre-detection Integration Time (PIT) while C/N0 is 45 dB-Hz.

전략군간 진입특성, 환경인식 및 성과 차이 : 우리나라 건강보조 식품 산업에 대한 탐색적 연구 (Difference in Entry Mode, Environmental Perception, and Peromance among Strategic Groups : An Exploratory Study in the Korean Health Food Industry)

  • 김영배;김형욱;이병헌
    • 한국경영과학회지
    • /
    • 제19권2호
    • /
    • pp.85-105
    • /
    • 1994
  • As an exploratory attempt, this study examined the correlates of different strategic groups in the Korean health food industry. Many prior studies believe that different entry mode such as entry timing and patterns, and different cognitive structure of top managers lead to the formation of different strategic groups in the same industry. Different strategic groups with different sources or mobility barriers are also expected to produce different level of economic performance. Multivariate statistical analyses of data from 32 firms in the Korean health food industry revealed the following results. i) There are four different strategic groups with different levels of mobility barriers in terms of firm size, scope of product/market domain, degree of forward and backward integration. ii) Differences in both entry timing and environmental perception of top managers are associated with different stratetic groups. However, the patterns of entry are not significantly different among four strategic groups. iii) Four strategic groups exhibit different level of economic performance in terms of sales growth rate and return on investment. Finally, this study tried to identify commonalities and differences among various strategic groups found in several industries in Korea. The results offered some implications to search for developing a useful theory of strategic groups in Korea.

  • PDF

초전도 마이크로 프로세서개발을 위한 RSFQ ALU 회로의 타이밍 분석 (Timing analysis of RSFQ ALU circuit for the development of superconductive microprocessor)

  • 김진영;백승헌;김세훈;강준희
    • 한국초전도ㆍ저온공학회논문지
    • /
    • 제7권1호
    • /
    • pp.9-12
    • /
    • 2005
  • We have constructed an RSFQ 4-bit Arithmetic Logic Unit (ALU) in a pipelined structure. An ALU is a core element of a computer processor that performs arithmetic and logic operation on the operands in computer instruction words. We have simulated the circuit by using Josephson circuit simulation tools. We used simulation tools of XIC, $WRspice^{TM}$, and Julia. To make the circuit work faster, we used a forward clocking scheme. This required a careful design of timing between clock and data pulses in ALU. The RSFQ 1-bit block of ALU used in constructing the 4-bit ALU was consisted of three DC current driven SFQ switches and a half-adder. By commutating output ports of the half adder, we could produce AND, OR, XOR, or ADD functions. The circuit size of the 4-bit ALU when fabricated was 3 mm x 1.5 mm, fitting in a 5 mm x 5mm chip. The fabricated 4-bit ALU operated correctly at 5 GHz clock frequency. The chip was tested at the liquid-helium temperature.