• 한국세라믹학회지
• /
• 제39권8호
• /
• pp.742-749
• /
• 2002

R. F. magnetron sputtering법을 이용하여 Pt/Ti/$SiO_2$/Si 기판 위에 $Pb_{1.1}Zr_{0.53}Ti_{0.47}O_3$ target을 사용하여 박막을 제조하였다. Interlayer(PbO, $TiO_2$, PbO/$TiO_2$)층을 삽입함으로써 박막의 결정성을 향상시켰고, 박막의 기판온도도 상당히 낮출 수 있었다. 순수한 PZT에 비하여 interlayer를 삽입한 PZT는 높은 유전상수과 낮은 유전손실 및 높은 누설전류를 가지는 우수한 전기적 특성을 나타내었다. 이러한 PZT 박막과 interlayer 층은 증착온도에서 서로 반응하여 하나의 고용체를 이루지 않고, 각각 독립적인 층으로 존재함을 XPS 분석을 통해 확인하였다. 여러 interlayer중 특히 PbO/$TiO_2$는 우수한 유전특성(${\varepsilon}_r$=414.94, tan${\delta}$=0.0241, Pr=22${\mu}C/cm^2$)을 나타내었고 가장 효과적인 seed로써의 역할을 하였다.

• 한국진공학회지
• /
• 제19권2호
• /
• pp.91-95
• /
• 2010

상온에서 고품질의 $TiO_2$ 박막을 제조하기 위하여 titanium isopropoxide [Ti(OCH$(CH_3)_2)_4$, TIP]와 $H_2O$을 이용한 자외선 활성화 원자층 증착(UV-enhanced atomic layer deposition: UV-ALD) 기술을 개발하였다. UV-ALD 기술은 상온에서 자체제어 표면 반응(self-limitting surface reaction)을 통해 균일하고 고품위 등방 특성을 갖는 순수한 $TiO_2$ 박막 증착이 가능하였다. ALD 반응 시 조사되는 자외선은 Si 기질 위에 우수한 접착력을 가지는 고품질의 $TiO_2$ 박막을 얻는데 효과적이었다. UV-ALD 기술은 높은 단차비(aspect ratio)를 가지는 trench 기질 위에 균일한 $TiO_2$ 박막을 증착하는 데에 적용되었다.

• 한국결정성장학회지
• /
• 제27권4호
• /
• pp.154-161
• /
• 2017

Anatase 형 $TiO_2$에 의해 저온에서 생성되는 $Zn_2TiO_4$는 willemite($Zn_2SiO_4$) 결정 전구체로 유약 내 willemite 생성에 매우 큰 영향을 준다. 안정적인 willemite 생성 및 위치 제어를 위해 $Zn_2TiO_4$를 활용하였다. 합성된 $Zn_2TiO_4$를 화장토(engobe)에 15 wt% 첨가하여 도포하면 유약 내에 결정의 생성과 위치를 조절할 수 있다. 발색제가 고용된 $Zn_2TiO_4$를 화장토에 적용하면 결정부분에만 발색효과를 얻을 수 있다. $Zn_2TiO_4$를 화장토(engobe)로 적용하면 한 번의 시유로 결정의 생성유무와, 위치, 색상 등을 임의로 조절할 수 있고 유약의 장식 효과를 높일 수 있다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 하계학술대회 논문집
• /
• pp.214-214
• /
• 2010

The 0.65Pb($Mg_{1/3}Nb_{2/3})O_3-0.35PbTiO_3$ (PMN-PT) thin films with $La_{0.5}Sr_{0.5}CoO_{3-\delta}$ (LSCO) bottom electrodes were grown on $CeO_2$/YSZ/Si(001), Pt/$TiO_2$/Si and $SrTiO_3$ (STO) substrates using conventional pulsed laser deposition (PLD) at a substrate temperature of $550^{\circ}C$. Since generally the crystallographic orientation of the bottom electrode induces the orientation of the films deposited on it, it allows us to observe the influence of the PMN-PT film orientation on the electrical properties. Phi scan done on PMN-PT/LSCO thin films shows epitaxial behavior of the films grown on sto substrates and $CeO_2$/YSZ buffered Si(001) substrates, and (110) texture on Pt/$TiO_2$/Si substrates. Polarization-electricfield (P-E) measurement shows good hysteresis behavior of PMN-PT films with remnant polarization of 18.2, 8.8, and $4.4{\mu}C/cm^2$ on $CeO_2$/YSZ/Si, Pt/TiO2/Si and STO substrates respectively.

• 마이크로전자및패키징학회지
• /
• 제7권3호
• /
• pp.7-11
• /
• 2000

공침법을 이용하여 제조한 $SrTiO_3$분말에 $CuO-SiO_2$첨가물을 혼합하여 저전압구동형 SrTiO$_3$세라믹 바리스터 소자를 제조하였다. $CuO-SiO_2$첨가물을 이용한 $SrTiO_3$세라믹 바리스터제조 공정은 복잡한 공정을 단순화시킬 수 있을 뿐만 아니라, 일반적인 소결온도보다 100~$150^{\circ}C$ 낮은 온도에서도 소결이 되었다. 이 바리스터의 비직선계수($\alpha$) 값은 첨가물 5 wt% 혼합하여 $1350^{\circ}C$에서 하소한 시편에서 8.47의 최고값을 나타냈으며, 이때의 구동전압은 7 V 이하로 낮은 구동전압을 가진 바리스터를 제조할 수 있었다.

• 한국전기전자재료학회논문지
• /
• 제11권6호
• /
• pp.436-441
• /
• 1998

$Pt/SrTiO_3/Pb_x(Zr_{0.52}, Ti_{0.48})O_3/SrTiO_3/Si$ structure was prepared by rf-magnetron sputtering method for use in nondestructive read out ferroelectric RAM(NDRO-FEAM). PBx(Zr_{0.52}Ti_{0.48})O_3}$(PZT) and $SrTiO_3$(STO) films were deposited respectively at the temperatures of $300^{\circ}C and 500^{\circ}C$on p-Si(100) substrate. The role of the STO film as a buffer layer between the PZT film and the Si substrate was studied using X-ray diffraction (XRD), Auger electron spectroscopy (ASE), and scanning electron microscope(SEM). Structural analysis on the interfaces was carried out using a cross sectional transmission electron microscope(TEM). For PZT/Si structure, mostly Pb deficient pyrochlore phase was formed due to the serious diffusion of Pb into the Si substrate. On the other hand, for STO/PZT/STO/Si structure, the PZT film had perovskite phase and larger grain size with a little Pb interdiffusion. the interfaces of the PZT and the STO film, of the STO film and the interface layer and $SiO_2$, and of the $SiO_2$ and the Si substate had a good flatness. Across sectional TEM image showed the existence of an amorphous layer and $SiO_2$ with 7nm thickness between the STO film and the Si substrate. The electrical properties of MIFIS structure was characterized by C-V and I-V measurements. By 1MHz C-V characteristics Pt/STO(25nm)/PZT(160nm)/STO(25nm)/Si structure, memory window was about 1.2 V for and applied voltage of 5 V. Memory window increased by increasing the applied voltage and maximum voltage of memory window was 2 V for V applied. Memory window decreased by decreasing PZT film thickness to 110nm. Typical leakage current was abour $10{-8}$ A/cm for an applied voltage of 5 V.

• 한국재료학회지
• /
• 제17권9호
• /
• pp.484-488
• /
• 2007

Mo(Ti) alloy and pure Cu thin films were subsequently deposited on $SiO_2-coated$ Si wafers, resulting in $Cu/Mo(Ti)/SiO_2$ structures. The multi-structures have been annealed in vacuum at $100-600^{\circ}C$ for 30 min to investigate the outdiffusion of Ti to Cu surface. Annealing at high temperature allowed the outdiffusion of Ti from the Mo(Ti) alloy underlayer to the Cu surface and then forming $TiO_2$ on the surface, which protected the Cu surface against $SiH_4＋NH_3$ plasma during the deposition of $Si_3N_4$ on Cu. The formation of $TiO_2$ layer on the Cu surface was a strong function of annealing temperature and Ti concentration in Mo(Ti) underlayer. Significant outdiffusion of Ti started to occur at $400^{\circ}C$ when the Ti concentration in Mo(Ti) alloy was higher than 60 at.%. This resulted in the formation of $TiO_2/Cu/Mo(Ti)\;alloy/SiO_2$ structures. We have employed the as-deposited Cu/Mo(Ti) alloy and the $500^{\circ}C-annealed$ Cu/Mo(Ti) alloy as gate electrodes to fabricate TFT devices, and then measured the electrical characteristics. The $500^{\circ}C$ annealed Cu/Mo($Ti{\geq}60at.%$) gate electrode TFT showed the excellent electrical characteristics ($mobility\;=\;0.488\;-\;0.505\;cm^2/Vs$, on/off $ratio\;=\;2{\times}10^5-1.85{\times}10^6$, subthreshold = 0.733.1.13 V/decade), indicating that the use of Ti-rich($Ti{\geq}60at.%$) alloy underlayer effectively passivated the Cu surface as a result of the formation of $TiO_2$ on the Cu grain boundaries.

• 한국광학회지
• /
• 제8권4호
• /
• pp.283-290
• /
• 1997

진공 증착법으로 수정 기판 위에 증착된 유전체 고반사 다층 박막의 산란을 TIS 방법을 이용하여 측정하였다. 기판온도 250~300.deg. C에서 증착한(Ta$_{2}$O$_{5}$/SiO$_{2}$) 다층 박막의 산란율은 0.048~0.050%이며 300.deg. C에서 4시간 열처리에 의하여 영향을 받지 않았다. 기판온도 250.deg. C에서 증착한 (TiO$_{2}$/SiO$_{2}$) 다층 박막의 산란율은 0.029%이며 열처리에 의하여 심한 인장 응력을 받았다. 두 다층 박막의 표면 거칠기는 거의 차이가 없었고 Ta$_{2}$O$_{5}$ 박막의 기둥이 TiO$_{2}$ 박막보다 작고 조밀도는 (Ta$_{2}$O$_{5}$/SiO$_{2}$) 다층 박막이 큰 것을 알 수 있었다. (Ta$_{2}$O$_{5}$/SiO$_{2}$) 다층 박막의 산란율이 큰 것은 Ta$_{2}$O$_{5}$ 박막이 더 조밀하고 기둥 크기가 작으므로 박막 내에 기둥 수가 증가하여 체적 산란이 증가하였기 때문인 것으로 판단된다. 것으로 판단된다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2006년도 춘계학술발표대회 및 제10회 신소재 심포지엄 논문개요집
• /
• pp.23.2-23.2
• /
• 2006

• 한국세라믹학회지
• /
• 제37권10호
• /
• pp.1008-1013
• /
• 2000

SrTi $O_3$(001) 단결정 기판 위에 졸-겔 스핀코팅으로 $SrBi_2(Ta,Nb)_2O_9$ 박막을 도포하고 그 결정화 과정을 고온 X-선 회절분석 (HTXRD)으로 추적하면서 Pt(111)/Ti/ $SiO_2$/Si 위에 성장한 박막과 비교하였다. SrTi $O_3$(001) 단결정 기판 위에 도포된 $SrBi_2Nb_2O_{9}$ 박막은 fluorite-like phase와 같은 transient phase를 거치지 않고 곧바로 순수한 $SrBi_2Nb_2O_9$ 상으로 결정화가 시작되었으며 결정화가 시작되는 온도인 ${\sim}540^{\circ}C$부터 c축 배향성장하였다. 또한 $SrB i_2(Ta,Nb)_2O_9$ 박막은 Ta/Nb 비에 관계없이 $SrTiO_3$(001) 위에서 모두 $(00{\ell})$로 배향되었으며, 코팅 횟수가 늘어나 필름의 두께가 증가함에 따라 c축 배향성은 미세한 감소를 보였다. $SrBi_2Nb_2O_9/SrTiO_3$단면을 TEM으로 관찰한 결과 $SrBi_2Nb_2O_9$은 대체로 불규칙한 크기의 다결정체로 되어 있었으나 계면 부근에서는 [001]$_{SBN}$//[001]$_{SrTi}$ $O_3$/, [100]$_{SBN}$//[100]$_{SrTi}$ $O_3$/라는 결정학적 관계를 가지며 에피탁샬 성장했음을 알 수 있었다.있었다.