• Title/Summary/Keyword: TSMC

Search Result 188, Processing Time 0.033 seconds

Design of 24GHz Mixer for Automotive Collision Avoidance Radar (차량 충돌 예방 레이더 시스템-온-칩용 24GHz 믹서 설계)

  • Kim, Cheol-Hwan;Kim, Shin-Gon;Lee, Jae-Hwan;Ryu, Jee-Youl;Noh, Seok-Ho
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2013.10a
    • /
    • pp.708-709
    • /
    • 2013
  • 본 논문에서는 차량 충돌 예방 레이더 시스템-온-칩용 24GHz 믹서(Mixer)를 제안한다. 이러한 회로는 24GHz의 동작주파수를 가지며, Gilbert 셀 구조로 구성된다. 이러한 회로는 TSMC $0.13{\mu}m$ 혼성신호/고주파 CMOS 공정 ($f_T/f_{MAX}=120/140GHz$)으로 설계되어 있다. 제안한 회로는 10.96dB의 변환이득으로 최근 발표된 연구결과 중 가장 우수한 수치를 보였다. 또한 7.62dBm의 우수한 IIP3의 특성과 -43.64dB의 입력/출력 반사손실 (S11/S22) 및 -49.3dB의 LO-RF간 격리 특성 (S12)으로 기존 연구결과 중 가장 우수한 결과를 각각 보였다.

  • PDF

Sign-Select Lookahead CORDIC based High-Speed QR Decomposition Architecture for MIMO Receiver Applications

  • Lee, Min-Woo;Park, Jong-Sun
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • v.11 no.1
    • /
    • pp.6-14
    • /
    • 2011
  • This paper presents a high-speed QR decomposition architecture for the multi-input-multi-output (MIMO) receiver based on Givens rotation. Under fast-varying channel, since the inverse matrix calculation has to be performed frequently in MIMO receiver, a high performance and low latency QR decomposition module is highly required. The proposed QR decomposition architecture is composed of Sign-Select Lookahead (SSL) coordinate rotation digital computer (CORDIC). In the SSL-CORDIC, the sign bits, which are computed ahead to select which direction to rotate, are used to select one of the last iteration results, therefore, the data dependencies on the previous iterations are efficiently removed. Our proposed QR decomposition module is implemented using TSMC 0.25 ${\mu}M$ CMOS process. Experimental results show that the proposed QR architecture achieves 34.83% speed-up over the Compact CORDIC based architecture for the 4 ${\times}$ 4 matrix decomposition.

A Differential Current-to-Time Interval Converter Using Current-Tunable Schmitt Triggers

  • Chung, Won-Sup
    • Journal of IKEEE
    • /
    • v.21 no.4
    • /
    • pp.375-380
    • /
    • 2017
  • A differential current-to-time interval converter is presented for current mode sensors. It consists of a ramp voltage generator, a current mode sensor, a reference current source, two current-tunable Schmitt triggers, a one-shot multivibrator, and two logic gates. The design principle is to apply a ramp voltage to each input of the two current-tunable Schmitt triggers whose threshold voltages are proportional to the drain current values of the current mode sensors. A proposed circuit converts a current change in the ISFET biosensor into its equivalent pulse width change. A prototype circuit built using TSMC 0.18 nm CMOS process exhibit a conversion sensitivity amounting to $726.9{\mu}s/pH$ over pH variation range of 2-12 and a linearity error less than ${\pm}0.05%$.

Study on Q Improvement of CMOS Spiral Inductor Using Multi Metal Layer for Silicon Substrate (실리콘 기판에서 다층 메탈을 이용한 CMOS 나선형 인덕터의 Q향상에 관한 연구)

  • 손주호;최석우;김동용
    • The Transactions of the Korean Institute of Electrical Engineers C
    • /
    • v.52 no.1
    • /
    • pp.6-11
    • /
    • 2003
  • The multi layer spiral inductors, which enhance the quality factor Q of an inductor fabricated on the silicon substrate, has been designed using a TSMC CMOS 0.2sum 1-poly 5-metal layer technology. To investigate the performance of the designed inductors, a 2.5-dimensional field simulation tool(Momentum) is used. The simulation results show that the quality factor Q of the 5-metal inductor is improved 1.8 times over that of a convention31 spiral inductor at 2GHz for wireless LAN applications.

Design of Tunable Image Rejection Filler (Tunable Image Refection Filler 구현)

  • Ha, Sang-Hoon;Oh, Jae-Wook;Kim, Hyeong-Seok
    • Proceedings of the KIEE Conference
    • /
    • 2006.07c
    • /
    • pp.1593-1594
    • /
    • 2006
  • 본 논문에서는 모바일 컨버젼스 단말기를 위한 Tunable Image Rejection Filter를 구현 하였다. 이 필터는 TSMC 0.25um 공정을 이용해 시뮬레이션 되었다. 또한 정전기로 인한 소자의 파괴를 방지하기 위해 ESD 패드(Electro Static Discharge Pad)를 추가하였다. 영상 주파수 저지 특성은 WCDMA(2.1GHz), WiBro(2.3GHz), WLAN(2.45) 대역에서 모두 28dB 이상이고, 이때 바이어스 전압은 각각 0.5V, 0.95v, 1.8V의 전압을 가지게 되었다. 삽입 손실은 세 대역에서 모두 2dB 이하이다.

  • PDF

A Study on design inductor with PGS for improvement in Noise Figure of LNA (LNA 잡음 특성 개선을 위한 PGS 구조를 갖는 인덕터 설계에 관한 연구)

  • Ko, Jae-Hyeong;Kim, Dong-Hun;Kim, Hyeong-Seok
    • 한국정보통신설비학회:학술대회논문집
    • /
    • 2008.08a
    • /
    • pp.35-38
    • /
    • 2008
  • In this paper, study noise performance of LNA to enhance Q-factor of input circuit by patterned ground shield is inserted inductor using TSMC 0.18um. Applied LNA technology is cascode method. The input matching circuit was constituted on-chip and wirebonding inductor. Taguchi's method is used for the best suited structure of PGS. We confirmed enhancement of Q-factor by inserted PGS into inductor. The input matching circuit enhanced Q-factor by inductor with PGS improve noise figure of LNA.

  • PDF

Design of CMOS Mixer improved Flicker Noise and Conversion Gain (Flicker Noise와 변환 이득 특성을 개선한 CMOS Mixer설계)

  • Lim, Tae-Seo;Kim, Hyeong-Seok
    • Proceedings of the KIEE Conference
    • /
    • 2007.07a
    • /
    • pp.1508-1509
    • /
    • 2007
  • 본 논문에서는 TSMC 0.18um공정을 이용한 무선통신 수신기용 직접변환 방식의 Double Balanced Mixer를 설계 하였다. 제안된 mixer는 current bleeding기법과 내부에 인덕터를 추가하여 기존의 Gilbert Cell구조의 mixer에 비해 변환 이득과 Flicker Noise특성을 향상 시켰다. 모의실험결과 2.45GHz에서 11dB의 변환이득을 나타내었으며 Flicker Noise의 corner frequency는 510kHz이고 이때 잡음특성은 10.8dB이다. 이 회로의 동작전압은 1.8V이며 소모 전력은 8.8mW이다.

  • PDF

Core-A based real-time video signal processing SoC design (Core-A를 이용한 실시간 영상 신호 처리 SoC 설계)

  • Shin, Yosoon;Kim, Hansik;Ryoo, Kwangki
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2012.11a
    • /
    • pp.649-651
    • /
    • 2012
  • 본 논문에서는 Core-A를 이용한 실시간 영상 신호 처리 SoC 설계와 검증에 대해 기술한다. 영상 신호 처리를 위한 방식으로 SoC를 사용하였으며 영상 처리를 위한 ISP를 설계하였다. 영상 처리를 위한 마이크로프로세서는 코드밀도를 높이고 Verilog HDL을 사용하여 기술되어 여러 응용분야에서 최적화할 수 있는 국내에서 개발된 Core-A를 사용하였다. 본 논문에서 제안한 SoC는 Verilog HDL언어로 설계 되었고, 기본 SoC의 구조는 Core-A, AMBA Bus, ISP, Memory controller, Uart로 구성하였다. 구현된 SoC는 다양한 영상 신호 처리를 지원하여 향후 영상압축 인코더의 실시간 이미지 처리용 소스로 사용할 수 있고 신호 처리 알고리즘 검증용에도 유용하게 사용될 수 있을 것으로 보인다. 설계 검증을 위해 먼저 FPGA를 이용하여 검증하였으며 TSMC $0.18{\mu}m$ CMOS공정으로 합성한 결과 동작주파수는 50MHz, 전체 게이트 수 86.1k로 확인되었다.

Design of 77GHz CMOS Low Noise Amplifier with High Gain and Low Noise (고 이득 및 저 잡음 77GHz CMOS 저 잡음 증폭기 설계)

  • Choi, Geun-Ho;Choi, Seong-Kyu;Kim, Cheol-Hwan;Sung, Myeong-U;Rastegar, Habib;Kim, Shin-Gon;Ryu, Jee-Youl;Noh, Seok-Ho
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2014.10a
    • /
    • pp.753-754
    • /
    • 2014
  • 본 논문에서는 차량 충돌 예방 장거리 레이더용 고 이득 및 저 잡음 77GHz CMOS 저 잡음 증폭기를 제안한다. 이러한 회로는 2볼트 전원전압 및 77GHz의 주파수에서 동작한다. 이러한 회로는 TSMC $0.13{\mu}m$ 혼성신호/고주파 CMOS 공정($f_T/f_{MAX}=120/140GHz$)으로 설계되어 있다. 전체 칩 면적을 줄이기 위해 실제 수동형 인덕터 대신 전송선을 이용하였다. 제안한 회로는 최근 발표된 연구결과에 비해 34.33dB의 가장 높은 전압이득과 5.6dB의 가장 낮은 잡음지수 특성을 보였다.

  • PDF

Low-Power 24-GHz CMOS Low Noise Amplifier (저 전력 24-GHz CMOS 저 잡음 증폭기)

  • Sung, Myeong-U;Chandrasekar, Pushpa;Rastegar, Habib;Choi, Geun-Ho;Kim, Shin-Gon;Kurbanov, Murod;Heo, Seong-Jin;Kil, Keun-Pil;Siddique, Abrar;Ryu, Jee-Youl;Noh, Seok-Ho;Yoon, Min
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2016.10a
    • /
    • pp.647-648
    • /
    • 2016
  • 본 논문에서는 차량용 레이더를 위한 저 전력 24GHz CMOS 저 잡음 증폭기를 제안한다. 이러한 회로는 1.8볼트 전원에서 동작하며, 저 전력에서도 높은 전압 이득과 낮은 잡음지수를 가지도록 설계되어 있다. 제안한 회로는 TSMC $0.13{\mu}m$ 고주파 CMOS 공정으로 구현되어 있다. 제안한 회로는 최근 발표된 연구결과에 비해 저 전력동작에서 높은 전압이득 및 낮은 잡음지수 특성을 보였다.

  • PDF