• 제목/요약/키워드: T-gate

검색결과 460건 처리시간 0.031초

Tungsten polycide gate 구조에서 $WSi_x$ 두께와 fluorine 농도가 gate oxide 특성에 미치는 영향 (Effects of $WSi_x$, thickness and F concentration on gate oxide characteristics in tungsten polycide gate structure)

  • 김종철
    • 한국진공학회지
    • /
    • 제5권4호
    • /
    • pp.327-332
    • /
    • 1996
  • Tungsten(W) polycide gate 구조에서 $WSi_x$의 두께가 증가하면 열처리 공정 후 Gate oxide의 두께가 증가하며, 전기적 신뢰도가 열화 되는 현상이 발생한다. 이러한 특성 열화를 일으키는 지배적인 요인은 $WSi_x$ 증착 공정 중 유입되어 후속 열 공정에 의하여 gate oxide로 환산되는 fluorine인 것으로 밝혀졌다. 이러한 현상을 규명하기 위하여 fluorine ion implantation된 poly Si과의 특성을 비교하였으며, SIMS 및 단면 TEM을 이용한 미세 구조 연구를 실시하였다. 그러나 $WSi_x$의 두께가 600$\AA$ 이상부터는이러한 특성 열화가 포화되는 현상이 관찰되었다. 600$\AA$ 이상의 $WSi_x$ 두께에서는 미세 구조가 표면이 거칠고, porous한 phase로 구성된 상부 구조와 비교적 dense하고, 매끈한 계면 상태를 갖는 하부 구조로 이루어졌으며, porous한 표면 부위는 후속 열공정 중 oxygen-rich한 phase로 변하여 fluorine을 포획하여 oxide로의 확산을 억제하여 특성 열화가 포화되는 것으로 해석되었다.

  • PDF

제수문 영향 및 액비시용 증가에 따른 농업소유역에서의 비점오염원 특성 평가 (Assessing Nonpoint Sources Pollution Affected by Regulating Gate and Liquid Manure Application in Small Agricultural Watershed)

  • 송재도;장태일;손재권
    • 한국농공학회논문집
    • /
    • 제58권6호
    • /
    • pp.31-38
    • /
    • 2016
  • The purpose of this study was to assess nonpoint sources (NPS) pollution affected by liquid manure and regulating gate in a small agricultural watershed. The study area, which is a wide plain farmland, was operating by the Buyong regulating gate in order to maintain irrigation water level during irrigation period. Consequentially, runoff only occurs through the gate at each event in rainy season for avoiding farmland inundation. In addition, the usage ratio of liquid manure in the study area has been increased greatly since 2014. Discharge loads at the Hwaingsan bridge subwatershed were 1.2 times for T-N, 4-10 times for T-P, and 3-8 times for TOC compared with the Soyang watershed (control) during study period. The reason was that NPS pollutants from upper Gpeun and Sangri bridge subwatersheds, which are widely spraying with livestock liquid manure, were stack at this subwaterehd because of regulating gate in non-rainy seasons. A number of agricultural watersheds in Saemangeum watershed are affected by regulating gate and vigorous livestock activities so that substantial management schemes under controling regulating gate are needed for minimizing livestock related NPS.

0.2 ${\mu}m$ Wide-Head T-Gate PHEMT 제작에 관한 연구 (Studies on the Fabrication of 0.2 ${\mu}m$Wide-Head T-Gate PHEMT′s)

  • 전병철;윤용순;박현창;박형무;이진구
    • 대한전자공학회논문지SD
    • /
    • 제39권1호
    • /
    • pp.18-24
    • /
    • 2002
  • 본 논문에서는 서로 다른 dose를 갖는 이중 노광 방법을 사용한 전자빔 묘화 방법을 이용하여 0.2 ㎛의 wide-head T-게이트를 갖는 PHEMT를 제작하였다. 0.2 ㎛의 게이트 길이와 1.3 ㎛의 게이트 머리의 크기를 갖는 wide-head T-게이트를 형성하기 위하여 PMMA/P(MMA-MAA)/PMMA의 3층 레지스트 구조를 사용하였다. 0.2 ㎛의 게이트 길이와 80 ㎛의 단위 게이트 폭 및 4개의 게이트 핑거를 갖는 PHEMT의 DC 특성으로 323 ㎃/㎜의 드레인 전류 밀도 및 232 mS/㎜의 최대 전달 컨덕턴스를 얻었다. 또한 동일한 소자의 RF 특성으로 40 ㎓에서 2.91 ㏈의 S/sub 21/ 이득과 11.42 ㏈의 MAG를 얻었으며, 전 이득 차단 주파수와 최대 공진 주파수는 각각 63 ㎓와 150 ㎓였다.

형상반전공정의 패턴형성시 선폭감소를 이용한 0.25um T-gate MESFET의 제작 (0.25um T-gate MESFET fabrication by using the size reduction of pattern in image reversal process)

  • 양전욱;김봉렬;박철순;박형무
    • 전자공학회논문지A
    • /
    • 제32A권1호
    • /
    • pp.185-192
    • /
    • 1995
  • In this study, very fine photoresist pattern was examined using the image reversal process. And very fine photoriesist pattern (less than 0.2um) was obtsined by optimizing the exposure and reversal baking condition of photoresist. The produced pattern does not show the loss of thickness, and has a sparp negative edge profile. also, the ion implanted 0.25um T-shaped gate MESFET was fabricated using this resist pattern and the directional evaporation of gate metal. The fabricated MESFET has the maximum transconductance of 302 mS/mm, and the threshold voltage of -1.8V, and the drain saturation current of this MESFET was 191 mA/mm.

  • PDF

Hot electron에 의하여 노쇠화된 PMOSFET의 문턱전압과 유효 채널길이 모델링 (The Threshold Voltage and the Effective Channel Length Modeling of Degraded PMOSFET due to Hot Electron)

  • 홍성택;박종태
    • 전자공학회논문지A
    • /
    • 제31A권8호
    • /
    • pp.72-79
    • /
    • 1994
  • In this paper semi empirical models are presented for the hot electron induced threshold voltage shift(${\Delta}V_{t}$) and effective channel shortening length (${\Delta}L_{H}$) in degraded PMOSFET. Trapped electron charges in gate oxide are calculated from the well known gate current model and ΔLS1HT is calculated by using trapped electron charges. (${\Delta}L_{H}$) is a function of gate stress voltage such as threshold voltage shift and degradation of drain current. From the correlation between (${\Delta}L_{H}$) has a logarithmic function of stress time. From the measured results, (${\Delta}V_{t}$) and (${\Delta}L_{H}$) are function of initial gate current and device channel length.

  • PDF

NMOSFET SOI 소자의 Current Kink Effect 감소에 관한 연구 (A Study on the Reduction of Current Kink Effect in NMOSFET SOI Device)

  • 한명석;이충근;홍신남
    • 전자공학회논문지T
    • /
    • 제35T권2호
    • /
    • pp.6-12
    • /
    • 1998
  • 박막의 SOI(Silicon-On-Insulator) 소자는 짧은 채널 효과(short channel effect), subthreshold slope의 개선, 이동도 향상, latch-up 제거 등 많은 이점을 제공한다. 반면에 이 소자는 current kink effect와 같이 정상적인 소자 동작에 있어 주요한 저해 요소인 floating body effect를 나타낸다. 본 논문에서는 이러한 문제를 해결하기 위해 T-형 게이트 구조를 갖는 SOI NMOSFET를 제안하였다. T-형 게이트 구조는 일부분의 게이트 산화막 두께를 다른 부분보다 30nm 만큼 크게 하여 TSUPREM-4로 시뮬레이션 하였으며, 이것을 2D MEDICI mesh를 구성하여 I-V 특성 시뮬레이션을 시행하였다. 부분적으로 게이트 산화층의 두께가 다르기 때문에 게이트 전계도 부분적으로 차이가 발생되어 충격 이온화 전류의 크기도 줄어든다. 충격 이온화 전류가 감소한다는 것은 current kink effect가 감소하는 것을 의미하며, 이것을 MEDICI 시뮬레이션을 통해 얻어진 충격 이온화 전류 곡선, I-V 특성 곡선과 정공 전류의 분포 형태를 이용하여 제안된 구조에서 current kink effect가 감소됨을 보였다.

  • PDF

MOSFET의 RF 성능 최적화를 위한 단위 게이트 Finger 폭에 대한 $f_T$$f_{max}$의 종속데이터 분석 (Analysis of $f_T$ and $f_{max}$ Dependence on Unit Gate Finger Width for RF Performance Optimization of MOSFETs)

  • 차지용;차준영;정대현;이성현
    • 대한전자공학회논문지SD
    • /
    • 제45권9호
    • /
    • pp.21-25
    • /
    • 2008
  • 본 연구에서는 MOSFET의 RF 성능을 극대화하기 위해 단위 게이트 finger 폭($W_u$)에 대한 $f_T$$f_{max}$의 종속데이터를 측정하고 이 결과를 소신호 모델 파라미터들을 추출함으로써 새롭게 분석하였다. 이러한 물리적 분석결과로 $f_T$의 최대값이 존재하는 원인은 좁은 $W_u$에서 $W_u$에 무관한 parasitic gate-bulk capacitance와 넓은 $W_u$에서 트랜스컨덕턴스의 증가율이 감소하는 wide width effect에 의한 것임을 알 수 있다. 또한, $f_{max}$의 최대값은 게이트저항이 좁은 $W_u$에서 크게 줄어들고 넓은 $W_u$에서 점점 일정하게 되는 non-quasi-static effect에 의해 발생된다는 사실이 밝혀졌다.

T-게이트 통합 모듈에 의한 조합 MVL 함수의 구성 (Construction of Combinational MVL Function Based on T-Gate Integrated Module)

  • 박동영;최재석;김흥수
    • 대한전자공학회논문지
    • /
    • 제26권11호
    • /
    • pp.1839-1849
    • /
    • 1989
  • An optimal variable assignment algorithm is presented as a decomposition method of MVL functions. A given 3-valued combinational logic function is disintegrated into subfunction composed of the function dependant relation, then extracted implicant output elements from subfunctions are assigned to a T-gates. As a circuit implementation tool, a programmable integarated T-gate module is proposed, and the construction procedure of combinational MVL functions is systematized in each step. This method is expected to give properties of the systematic procedure, possibility of T-gate number reduction, unification of module, and flexibility of module composition. Specially variable decomposition method can be pointed out as an approach to solving the limitation problem of the input and output terminal number in VLSI implementations.

  • PDF

20 nm급 T-형 게이트 제작을 위한 2단 전자 빔 노광 공정 (Two-step electron beam lithography to fabricate 20 nm T-gate)

  • 이강승;김영수;이경택;홍윤기;정윤하
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2006년도 하계종합학술대회
    • /
    • pp.555-556
    • /
    • 2006
  • In this paper, we have proposed a novel process using two-step electron beam lithography to fabricate 20 nm T-gates for high performance MODFETs. Two-step lithography reduces electron forward scattering by defining the foot on a thin (100 nm) bottom-layer of polymethyl methacrylate (PMMA) at the second step, the T-gate head having been developed at the first step. Adopting a low temperature development technique for the second step reduces the detrimental effect of head exposure on foot definition. We have shown that 20 nm T-gate can be patterned with this process.

  • PDF