• 한국정보과학회논문지:소프트웨어및응용
• /
• 제26권12호
• /
• pp.1428-1444
• /
• 1999

MSC는 ITU에 의해 표준화된, 병행 시스템의 명세를 기술하기 위한 그래픽 형태와 텍스트 형태를 제공하는 언어로서 실시간 시스템 특히 통신 교환 시스템의 특성을 기술하기 위해 자주 사용된다. 통신 시스템이 제대로 동작함을 보이기 위해서는 정형적인 방법을 사용하여 시스템 행위를 검증할 필요가 있다. 통신 소프트웨어를 검증하는 방법 중 하나의 방법으로 유한 상태를 기반으로 하는 방법이 있다. 유한 상태를 기반으로 하는 방법에서는 먼저 시스템 명세에 해당하는 전체 상태 전이 그래프를 생성한 후 이를 바탕으로 model-checking 등의 방법을 사용하여 시스템의 특성을 검증한다. 본 논문에서는 MSC로 기술된 통신 소프트웨어 명세로부터 전체 상태 전이 그래프를 생성하는 방법에 초점을 맞추었다. 시스템 명세에 해당하는 상태 전이 그래프를 생성하기 위해 보다 직관적으로 MSC의 의미론을 표현할 수 있고, 또한 쉽게 전체 상태 전이 그래프를 생성할 수 있는 행위 종속 그래프를 제안하였다. MSC 명세는 일단 행위 종속 그래프로 변환이 되고 이 행위 종속 그래프를 이용하여 전체 상태 전이 그래프가 생성된다.Abstract Message Sequence Chart (MSC) standardized by International Telecommunication Union is a graphical and textual language for describing the specification of concurrent systems. It is frequently used both formally and informally for specifying the behavior of real-time systems, in particular telecommunication switching systems. To ensure that a communication system operates properly, the verification process showing the correctness of system's behavior formally is necessary. One of the verification methods is a finite-state method. In the finite-state method, the global state transition graph (GSTG) is constructed and then safety and liveness properties of systems are verified through a well-known method such as model checking. In this paper, we forcus on the construction of GSTG from the specifications of telecommunication software written in MSC. We suggest Action Dependency Graph (ADG) which can present the semantics of MSC intuitively and also provide a GSTG construction method from ADG. MSC specifications are translated to ADGs and, in turns, the GSTGs are constructed by using these ADGs.

• 문화기술의 융합
• /
• 제6권2호
• /
• pp.515-520
• /
• 2020

디지털 회로설계 기술에서 사용되는 CMOS는 양자 터널링 현상 등으로 인해 집적도의 한계에 다다르고 있다. 이를 대체할 수 있는 양자점 셀룰러 오토마타(QCA : Quantum-dot Cellular Automata)는 적은 전력 소모와 빠른 스위칭 속도 등으로 많은 장점이 있음으로 CMOS의 많은 디지털 회로들이 QCA 기반으로 제안되었다. 그중에서도 멀티플렉서는 D-플립플롭, 레지스터 등 다양한 회로에 쓰이는 기본 회로로써 많은 연구가 되고 있다. 하지만 기존의 멀티플렉서는 공간 효율성이 좋지 않다는 단점이 있다. 따라서, 본 논문에서는 셀 간 상호작용을 이용하여 새로운 다층구조 멀티플렉서를 제안하고, 이를 이용하여 D-래치를 제안한다. 본 논문에서 제안하는 멀티플렉서와 D-래치는 면적, 셀 개수, 지연시간이 개선되었으며, 이를 이용하여 큰 회로를 설계할 시 연결성과 확장성이 우수하다. 제안된 모든 구조는 QCADesigner를 이용해 시뮬레이션하여 동작을 검증한다.

• 전자공학회논문지T
• /
• 제35T권3호
• /
• pp.128-133
• /
• 1998

본 논문은 클록 초기치 누적 방식의 직접 디지털 주파수 합성기를 이용한 변조기의 성능해석에 관하여 연구한 것이다. 기존에는 랜덤한 주파수 도약을 실현하기 위하여 PLL 방식이나 디지털 주파수 합성 방식이 사용되어 왔다. 븐 논문에서는 두 방식의 단점을 개선하기 위하여 클록 초기치 누적 방식의 DDFS를 이용한 변조기 시스템을 구성하여 순시적인 주파수 도약 상태와 위상제어의 가능성 등을 확인하였다. 실험 결과 합성된 출력 주파수는 주파수 Index에 따라 기준주파수에 정확히 정수배가 되며, 합성된 정현파형의 스펙트럼은 기본파와 여러 고조파의 크기가 50 [㏈] 이상의 차이가 남으로서 고조파 성분들이 상당히 감소되었고, PN 코드를 사용한 순시적인 주파수 도약 상태는 스위칭 시간이 빠르기 때문에 주파수 도약 특성이 뛰어남을 알 수 있었다. 또한, 누산기의 set/reset상태변화에 따라 위상이 변한다는 사실도 입증하였다.

• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.69-75
• /
• 2004

본 논문에서는 온도 및 전원전압에 덜 민감한 기준전압을 위해 온-칩 필터를 사용하는 8b 220 MS/s 230 rnW 3단 파이프라인 CMOS A/D 변환기 (ADC) 회로를 제안한다. 제안하는 RC 저대역 필터는 기존의 큰 값을 가진 칩 외부의 바이패스 캐패시터를 사용하지 않고도 고속 동작 시 발생하는 여러 가지 잡음을 효과적으로 감쇄시키고 큰 R, C 부하에서도 기준전압의 정착시간을 줄인다. 시제품 ADC는 0.25 um CMOS 공정을 이용하여 설계 및 제작되었고, 입/출력단의 패드를 제외한 코어 면적은 2.25 ㎟ 이며 측정된 DNL 및 INL은 각각 -0.35～+0.43, LSB, -0.82～+0.71 LSB 수준을 보여준다. 또한, SNDR은 200 MS/s, 220 MS/s 샘플링 주파수에서 입력 주파수가 수 MHz에서 110 MHz까지 증가할 때 각각 43 dB 및 41 dB로 유지되었고, 입력주파수가 500 MHz 까지 증가할 때는 입력주파수가 110 MHz의 경우에 비해 3 dB 정도만 감소되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.826-834
• /
• 2002

비동기식 제 3세대 이동통신 시스템인 GPRS망은 기존의 제 2세대 통신인 GSM 방식에 GGSN과 SGSN 노드를 추가함으로써 패킷 교환 방식을 가능하게 하였다. 따라서 GPRS망과 인터넷 망을 연결시켜주는 관문(Gateway) 역할을 수행하는 GGSN 노드의 성능과 용량을 최적화 시키기 위한 패킷 트래픽 처리 방안에 대한 연구가 필요하다. 이를 위해 본 연구에서는 외부 인터넷 망으로부터 GGSN 노드에 도착되는 인터넷 패킷 트래픽의 모델을 정립하고, 이를 효율적으로 처리하기 위한 GGSN노드의 프로토콜 구조를 분석하여 처리 프로세서들의 트래픽 처리 능력을 분석하기 위한 성능모델을 만든다. 제안된 성능 모델의 시뮬레이션을 통해서 다양한 트래픽 부하 상태에서 처리 능력에 대해 분석한다. 입력 트래픽인 Speech, Video, WWW, E-mail에 대해 실시간 트래픽인 Speech와 Video의 QoS 요구사항을 만족시키기 위해 여러 스케줄링 알고리즘을 적용하여 각각의 기법에 대한 성능을 분석하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.251-254
• /
• 2002

이동 무선 통신 시스템을 설계할 때 기지국(BTS), 기지국 콘트롤러(BSC), 이동 교환국(MSC)의 위치는 매우 중요한 파라미터 중 하나이다. 무선 통신 시스템을 설계할 때 여러 가지 복잡한 변수들을 잘 조합하여 비용이 최소가 되도록 설계해야 한다. 이러한 문제를 해결하는데 필요한 알고리즘이 전역 최적화 알고리즘이며, 지금까지 전역 최적화 검색 기술로 Random Walk, Simulated Annealing, Tabu Search, Genetic Algorithm과 같은 조합 최적화 기술이 사용되어 왔다. 본 논문은 이동 통신 시스템의 기지국, 기지국 콘트롤러, 이동 교환국의 위치 최적화에 위의 4가지 알고리듬들을 적용하여 각 알고리듬의 결과를 비교 분석하며 알고리듬에 의한 최적화 과정을 보여 준다.

• 한국정보통신학회논문지
• /
• 제15권3호
• /
• pp.624-631
• /
• 2011

본 논문은 Exciter와 Power System Stabilizer(PSS)를 포함하는 발전기 제어장치와 싸이리스터에 의한 불연속 스위칭 동작을 하는 직렬형 Flexible AC Transmission System(FACTS) 설비인 Thyristor Controlled Static-var Compensator(TCSC)를 포함하는 전력계통의 고유치 해석과 안정도 개선을 위한 고유치 감도계수를 이산 시스템에서의 해석방법을 사용하여 해석하였다. 이산 시스템에서의 해석방법으로는 Resistive Companion Form(RCF) 해석법을 사용하였으며, 상태천이 방정식을 사용하여 감도해석에 필요한 계산 알고리즘을 제시하였고, 연속시스템에서의 해석결과와 비교하였다. TCSC의 스위칭 동작이 고려되지 않는 연속 시스템에서의 해석결과와 달리, 이산 시스템에서의 해석결과 스위칭 동작의 영향으로 제어기 정수에 대한 감도해석 결과가 일정한 방향성을 가지면서 주기적으로 변화하는 것을 알 수 있었다. 또한 중요 진동모드에 대한 제어기정수의 감도계수 값이 연속시스템에서의 해석결과와 달리 싸이리스터의 주기적 스위칭 동작에 의해 다른 값을 가지면서 주기적으로 진동하는 것을 알 수 있었다.

• Korean Chemical Engineering Research
• /
• 제49권6호
• /
• pp.798-803
• /
• 2011

난황에 포함된 IgY는 포유동물에 있는 바이러스나 항원에 반응하는 항체와 같은 역할을 한다. IgY 분리를 위해 난황을 전처리한 후 3-zone SMB를 이용하여 지질단백질들로 부터 분리하는 전산모사연구를 수행하였다. 회분식 크로마토그래피와 pulse input method(PIM) 실험을 이용하여 전산모사 매개변수와 흡착 등온식을 얻었다. Aspen simulator를 이용하여 전산모사를 수행하여 IgY를 분리할 수 있는 SMB 운전조건을 다음과 같이 제시할 수 있었다. 삼각형 이론의 $m_2$와 $m_3$ 값은 각각 0.18, 1.0이고 스위칭 타임은 419 초이었다. 전산모사 결과 raffinate의 IgY 순도가 98.39%이고 두번째 싸이클에서 순도가 정상상태에 도달하였다.

• 정보처리학회논문지D
• /
• 제16D권6호
• /
• pp.835-844
• /
• 2009

일반적으로 데이터베이스 시스템에서의 질의 수행은 대부분의 경우 빠른 응답시간과 더 적은 메모리 사용량을 장점으로 가지는 파이프라이닝 기법으로 이루어진다. 이 때, 질의 수행 계획(QEP)의 각각의 연산 노드들은 Open(), Next(), Close() 함수들을 지원하는 iterator의 인터페이스를 가진다. 그런데, 플래시 메모리 기반의 휴대용 기기들을 위한 임베디드 데이터베이스 시스템에서는 iterator의 Next() 함수뿐만 아니라, 현재 레코드의 이전 레코드를 리턴해주는 Previous()와 같은 함수를 필요로 하는 경우가 많다. 이는 임베디드 환경의 경우 각각의 프로그램이 사용할 수 있는 메모리의 양이 제한적이므로, 사용자가 이전 레코드를 요청하는 경우, 결과 레코드 커서가 현재 레코드를 기준으로 이전 레코드를 다시 가져와야 하기 때문이다. 본 논문에서는 이러한 임베디드 데이터베이스 시스템의 질의 수행 시 각각의 연산 노드들이 Next() 함수뿐만 아니라 Previous() 함수를 블록 단위로 지원할 수 있도록 새롭게 설계 구현하는 과정에서 발생하는 방향 전환 문제를 소개하고 이를 해결하기 위한 블록 단위 스키핑 기법을 제안한다.

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제51권10호
• /
• pp.581-586
• /
• 2002

To improve the current waveform of diode rectifiers, we propose a new operating principle for the voltage-doubler diode rectifiers. In the conventional voltage-doubler rectifier circuit, relatively large capacitors are used to boost the output voltage, while the proposed circuit uses smaller ones and a small reactor not to boost the output voltage but improve the input current waveform. A circuit design method is shown by experimentation and confirmed simulation. The experimental results of the proposed diode rectifier satisfies the harmonic guide lines. A high input power factor of 97(%) and an efficiency of 98[%] are also obtained. The new rectifier with no controlled switches meet the harmonic guide lines, resulting in a simple, reliable and low-cost at-to dc converters in comparison with the boost-type current-improving circuits. This paper proposes a nonlinear impedance circuit composed by diodes and inductors or capacitors. This circuit needs no control circuits and switches, and the impedance value is changed by the polarity of current or voltage. And this paper presents one of these applications to improve the input current of capacitor input diode rectifiers. The rectifier using the nonlinear impedance circuit is constructed with four diodes and four capacitors in addition to the conventional rectifiers, that is, it has eight diodes and five capacitors, including a DC link capacitor. It makes harmonic components of the input current reduction and the power factor improvement. Half pulse-width modulated (HPWM) inverter was explained compared with conventional pulse width modulated(PWM) inverter. Proposed HPWM inverter eliminated dead-time by lowering switching loss and holding over-shooting.