• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.459-462
• /
• 2004

In this paper, we present a reducing power consumption of a scheduling for module selection under the time constraint. A a reducing power consumption of a scheduling for module selection under the time constraint execute scheduling and allocation for considering the switching activity. The focus scheduling of this phase adopt Force-Directed Scheduling for low power to existed Force-Directed Scheduling. and it constructs the module selection RT library by in account consideration the mutual correlation of parameters in which the power and the area and delay. when it is, in this paper we formulate the module selection method as a multi-objective optimization and propose a branch and bound approach to explore the large design space of module selection. Therefore, the optimal module selection method proposed to consider power, area, delay parameter at the same time. The comparison experiment analyzed a point of difference between the existed FDS algorithm and a new FDS_RPC algorithm.

• 전기학회논문지
• /
• 제62권9호
• /
• pp.1240-1248
• /
• 2013

This paper describes a switching-level operation analysis of BTB(Back-To-Back) converter for HVDC(high voltage DC) application based on MMC(modular multi-level converter). A switching-level operation analysis for BTB converter is very important to understand the converter operation in detail and check the voltage and current transients in each components. However, the development of switching-level simulation model for the actual size BTB Converter is very difficult because the MMC normally has more than 150 sub-modules for each arm. So, a switching level simulation model for the 11-level MMC-based BTB converter was developed with PSCAD/EMTDC software, which has 12 sub-modules for the positive arm and another 12 sub-modules for the negative arm. The DC-voltage balance algorithm, the circulating-current reduction algorithm, the harmonic reduction algorithm, and the redundancy operation algorithm were included in this simulation model. The developed simulation model can be utilized to analyze the MMC-based BTB converter for HVDC application in switching level and to develop the protection scheme for the MMC-based BTB converter for HVDC application.

• Journal of Power Electronics
• /
• 제19권1호
• /
• pp.68-78
• /
• 2019

The emergence of high voltage conversion applications has resulted in a trend of using semiconductor device series associations. Series associations allow for operation at blocking voltages, which are higher than the nominal voltage for each of the semiconductor devices. The main challenge with these topologies is finding a way to guarantee the voltage balance between devices in both blocking and switching transients. Most of the methods that have been proposed to mitigate static and dynamic voltage unbalances result in increased losses within the device. This paper introduces a new series stack topology, where the voltage unbalances are reduced. This in turn, mitigates the switching losses. The proposed topology consists of a circuit that ensures the soft switching of each device, and one auxiliary circuit that allows for switching energy recovery. The principle for the topology operation is presented and experimental tests are performed for two modules. The topology performs excellently for switching transients on each of the devices. The voltage static unbalances were limited to 10%, while the activation/deactivation delay introduced by the lower module IGBT driver takes place in the dynamic unbalances. Thus, the switching losses are reduced by 40%, when compared to hard switching configurations.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 추계학술대회 논문집 Vol.17
• /
• pp.431-434
• /
• 2004

The design, simulation, modeling and measurement of a RF switch module for GSM applications were presented in this paper. switch module were simulated by ADS and constructed using a LTCC multi-layer switching circuit and integrated low pass filter, designed to operate in the GSM band. Insertion and return losses at 900 MHz of the low pass filters were designed to lower than 0.3 dB and higher than 12.7 dB respectively. The switch module constructed, contained 10 embedded passives and 3 surface mounted components integrated on $4.6{\times}4.8{\times}1.2$ m volume, 6-layer integrated circuit. The insertion loss of switch module at m MHz were around 11 dB.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.491-492
• /
• 2008

According to high-speed large scale integration trend of Memory module product, many type of noises, such a reflection, cross-talk simultaneous switching noise, occur on the Package PCB and they make the deterioration of memory module's performance and reliability. As module products have more high efficiency, Hardware of test board and socket has to be considered In test of the high-speed Memory Module. we mainly focused on improvement of Signal integrity Using the High Frequency Test socket that we invented

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 춘계학술대회
• /
• pp.686-689
• /
• 2014

본 논문은 다극 BLDC(Brushless Direct Current) 전동기를 구동하기 위한 인버터 게이트 구동회로 일체형 스위칭 모듈인 IPM(Intelligent Power Module)에 대한 연구이다. 여러 제조사의 IPM을 이용하여 인버터를 설계할 때 각 제조사와 IPM의 버전에 따른 전기적, 논리적 특성을 평가하는 전자회로 시스템을 설계한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2001년도 Proceedings ICPE 01 2001 International Conference on Power Electronics
• /
• pp.232-235
• /
• 2001

This paper presents a circuit of the quasi-resonant DC link to achieve soft-switching three phase inverter using intelligent IGBT power module. The soft-switching operation in this circuit is confirmed simulation and experimental results. Its conductive noise is measured for electrical AC motor drive as compared with that of the conventional hard switching inverter.

• 한국정보처리학회논문지
• /
• 제3권4호
• /
• pp.947-960
• /
• 1996

우수한 성능의 ATM 스위칭 시스템 개발을 위한 주요 목표가 셀 손실, 셀지연 및 처리율의 저하를 최소화하는데 있으며, 이러한 목적에 가장 적합한 ATM스위치 소자가 램덤 액세스 메모리 및 제어 논리에 의해 수행되는 공유 버퍼 메모리 스위치(shared buffer memory switch)이다. 이 스위치는 입력 포트의 수가 증가할 수록 VLSI의 제조가 어렵기 때문에 최근의 소용량 및 대용량의 ATM 스위치는 8$\times$8,600 b/s 또는 16$\times$16,150 Mb/s의 단위 스위치를 사용하여 32$\times$32(4.9 Gb/s), 150Mb/s의 스위치를 구현하는 스위치 모듈 방법을 사용하고 있다. 본 논문에서는 단위 공유 버퍼 메모리 스위치의 버퍼 공유에가 위한 전체 메모리 감소 효과를 만족하는 버퍼 용량을 해석적 으로 평가하고, 트래픽 조건에 따른 셀 손실율을 컴퓨터 시뮬레이션한 결과를 제시 하며 또한, 스위치 모듈 방법을 이용하는 소용량 및 대용량 ATM 스위치 마의 특징을 분석,이 결과를 바탕으로 현재 각국에서 연구중인 32$\times$32, 150Mb/s의 스위치 구조를 제시하며, 궁극적으로 위 주요 목표들을 만족하는 소용량 및 대용량의 ATM 스위칭 시 스템을 위한 고속 스위칭 망 구조를 제시한다.

• Journal of the Korean Data and Information Science Society
• /
• 제22권4호
• /
• pp.735-740
• /
• 2011

최근 전자기기의 소형화, 인텔리전트화, 다기능화, 광대역화에 관심이 집중되어 많은 발전이 이루어졌으며, 이들 전자기기들에 이용되는 모듈형의 전원장치 (SMPS : Switching-mode power supply)도 소형화, 경량화, 고효율화, 고신뢰성화, 저노이즈화를 실현하고 있다. 85~265 볼트교류전압(VAC : Voltage alternating current) 상용 전원을 공급받아 DC 출력을 공급하는 전원장치인 파워모듈은 마이크로컨트롤러, 릴레이 등 전기, 전자 회로용 전원 공급기를 간단하고 쉽게 설계하도록 개발되고 있다. 이 모듈은 전원을 사용하는 장비에 광범위하게 적용할 수 있어 에너지 절감이라는 세계적인 대과제에 적합한 제품이기는 하나 제품의 품질과 성능에 대한 통계적분석이 필요한 바 적용제품의 부하별, 출력전압별 성능분석을 하여 그 문제점을 찾아보려고 한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.793-794
• /
• 2011

본 논문에서는 최근에 디지털논리시스템의 회로 구현시에 적용되기 시작한 분할설계기법의 한가지 방법을 제안하였다. 기존의 디지털논리회로설계기법은 적용되는 개별소자를 어떻게 효과적이며 효율적으로 이용하느냐 하는 것이 큰 목적이었으나, 최근의 전자공학의 발달과 회로의 집적도가 높아짐에 따라서 디지털논리설계기법은 각각의 모듈을 구성하고 있는 소자들의 개별소자를 사용하는 것보다는 복잡하더라도 좀 더 경제적이고 다기능의 분할설계기법이 요구되고 있다. 이러한 내용을 근간으로 본 논문에서는 효과적인 분할기법을 이용한 스위칭함수구성의 한가지 방법을 제안하였다.