• 인터넷정보학회논문지
• /
• 제7권6호
• /
• pp.113-121
• /
• 2006

스위치 비용을 감소시킬 연구의 일환으로 공유형 광 지연 선로 버퍼를 갖는 광 패킷 스위치에서 인터넷 트래픽과 같은 비동기 가변길이 패킷들의 경합 해결을 위해 요구 되어지는 최적화된 튜닝 가능한 파장 변환기의 개수와 내부 파장 개수가 도출 되어 진다. 광 패킷 스위치 디자인 비용에 관련된 튜닝 가능한 파장 변환기의 개수와 내부 파장 개수를 도출하기 위해 스위치 내부에 한정된 수의 파장 변환기와 내부 파장을 고려해 주는 새로운 형태의 스케줄링 알고리즘을 제안하였다. 세 가지 튜닝 가능한 파장 변환기 구조들에 대해서 최소의 패킷 로스를 보장해 주는 최적화된 파장 변환기의 개수와 내부의 파장 개수가 자원 낭비를 예방해 주기 위해 평가되어졌다. 하나의 주어진 로드 하에서 파장 변환기 개수와 내부의 파장 개수가 의미 신장하게 감소되어 질 수 있었으며 또한 파장 변환기의 수와 내부 파장의 수를 완전히 갖는 광 패킷 스위치의 성능과 같은 패킷 손실 확률을 보장해 주었다.

• 전자공학회논문지
• /
• 제51권12호
• /
• pp.46-55
• /
• 2014

고속 전송로를 위한 PCB(Printed Circuit Board) 설계기술은 꾸준히 발전되고 있으며, 통신 시스템의 대용량화에 맞추어 백플레인(Backplane)에 사용되는 스위치 패브릭 인터페이스(Switch Fabric Interface) 또한 10Gbps 이상의 직렬 인터페이스(Serial Interface)를 사용하도록 표준화가 진행되고 있다. 본 논문에서는 테라급 시스템에서 스위치 패브릭 인터페이스로 11.5Gbps의 직렬링크를 사용하기 위하여, PCB 재질 따른 전송로의 전송거리 별 성능을 비교하고, 비아 스터브(Via Stub)의 길이에 의한 영향 및 누화현상(Crosstalk)에 의한 영향을 시뮬레이션을 수행하여 분석하였다. 시뮬레이션의 결과로 백플레인 보드에 저유전 재질 PCB를 사용함으로써, 전송손실에서 8dB의 개선효과를 얻어 표준에서 정한 -25dB 기준을 만족하는 것을 확인하였다. 또한 비아 스터브 길이에 의한 반사손실의 영향을 분석하여 백드릴(Back-drill)여부를 결정하였으며, 전송신호 간 상호간섭을 최소화하는 이격거리를 검증하였다. 이러한 시뮬레이션의 결과로부터 모든 스위치 패브릭 링크에 11.5Gbps의 직렬 링크를 적용할 수 있도록 가장 효율적인 시스템구조를 확정하였다.

• 마이크로전자및패키징학회지
• /
• 제12권2호
• /
• pp.105-109
• /
• 2005

본 논문은 LTCC 공정에 기반을 둔 GSM/DCS dual band 의 소형화된 antenna switch module을 공정변수 따른 특성의 왜곡을 안정화시키는 연구를 수행하였다. 특히 tape thickness의 변화에 따라 패턴간의 기생 커플링이 주된 변수로 작용한다. 두께 50um인 tape으로 제작된 시편의 사이즈는 $4.5{\times}3.2{\times}0.8 mm^3$이고 insertion loss는 Rx mode와 Tx mode 각각 ldB. 1.2dB 이하이다. 공정상에서 tape thickness의 변화에 따라 개발된 모듈의 특성 안정성을 검증하기 위해 각 블록-다이플렉서,필터, 바이어스 회로-을 probing method을 이용, 측정하였고, 각 블록간의 상호관계는 VSWR을 계산하여 비교하였다. 또한 회로적 관점에서 특성 개선을 위해 바이어스 회로부분의 집중소자형과 분포소자형을 구현하여 서로 비교 분석하였다. 이를 통해 각 블록의 측정과 계산된 VSWR의 데이터는 공정변수에 의해 변화된 전체 module의 특성과 안정성 거동을 파악하는데 좋은 정보를 준다. Tape thickness변화에도 불구하고 다이플렉스의 matching값은 연결되는 바이어스 회로와 LPF의 matching값과 상대 matching이 되면서, 낮은 VSWR을 유지하여 전체 insertion loss가 안정화되는 것을 확인하였다. 더불어 분포소자형 바이어스 회로보다는 집중소자형이 다른 회로블럭과의 관계에서 더 좋은 매칭을 이루어 loss개선에 일조하였다. Tape thickness가 6 um이상의 변화를 가져와도 집중소자형 바이어스 회로는 낮은 손실을 유지하여 더 넓은 안정 범위를 가져오기 때문에 양산에 적합한 구조가 될 수 있다 그리고, probing method에 의한 안정성 특성 추출은 세라믹에 임베디드된 수동회로들의 개발에 충분히 적용될 수 있다.

• 한국정보통신학회논문지
• /
• 제10권1호
• /
• pp.96-103
• /
• 2006

본 논문은 고주파 단상 부스트 컨버터의 스위칭 손실을 감소시킬 수 있는 새로운 방식을 제안한다. 이것은 기존의 부스트 컨버터에 별도의 스위칭 장치를 첨가한 형태를 가진다. 원래의 고속 스위칭 장치는 변함없이 전력변환을 수행하지만, 새로이 부가된 장치는 저속으로 동작하면서 고속 스위칭 소자에 흐르는 전류의 대부분을 우회시켜 스위칭 손실을 감소시킨다. 제안된 방법의 제어시스템은 매우 간단하다. 제어기는 멀티바이브레이터, 비교기 및 AND 게이트로 구성되고, 스위칭 소자의 오프 지속시간이 멀티바이브레이터에 의해 일정하게 유지되므로 최대 스위칭 주파수는 별도의 클럭 발생기 없이 제한된다. 본 논문에서는 제안된 컨버터의 형상, 설계 등을 언급하고 컴퓨터 시뮬레이션을 사용하여 제안된 방법의 스위칭 손실 감소, 효율향상에 관한 유효성을 입증한다.

• 한국통신학회논문지
• /
• 제21권3호
• /
• pp.629-642
• /
• 1996

ATM switch handles the traffic for a wide range of appliations with different QOS(Quality-of-Service) requirements. In ATM switch, the priority control mechanism is needed to improve effectively the required QOS requirements. In this paper, we propose a priority control mechanism using the cell transfer ratio type and discard threshold in order to archive the cell loss probability requirement and the delay requirement of each service class. The service classes of our concern are the service class with high time priority(class 1) and the service class with high loss priority control mechanism, cells for two kind of service classes are stored and processed within one buffer. In case cells are stored in the buffer, cells for class 2 are allocated in the stored and processed within one buffer. In case cells are stored in the buffer, cells for class 2 are allocated in the shole range of the buffer and cells for class 1 are allocated up to discard threshold of the buffer. In case cells in the buffer are transmitted, one cell for class 1 is transmitted whenever the maximum K cells for class 2 are transmitted consecutively. We analyze the time delay and the loss probability for each class of traffic using Markov chain. The results show that the characteristics of the mean cell delay about cells for class 1 becomes better and that of the cell loss probability about cells for class 2 becomes better by selecting properly discard threshold of the buffer and the cell transfer ratio according to the condition of input traffic.

• ETRI Journal
• /
• 제38권4호
• /
• pp.654-664
• /
• 2016

This paper presents a transformer-based reconfigurable synchronous boost converter. The lowest maximum power point tracking (MPPT)-input voltage and peak efficiency of the proposed boost converter, 20 mV and 88%, respectively, were achieved using a reconfigurable synchronous structure, static power loss minimization design, and efficiency boost mode change (EBMC) method. The proposed reconfigurable synchronous structure for high efficiency enables both a transformer-based self-startup mode (TSM) and an inductor-based MPPT mode (IMM) with a power PMOS switch instead of a diode. In addition, a static power loss minimization design, which was developed to reduce the leakage current of the native switch and quiescent current of the control blocks, enables a low input operation voltage. Furthermore, the proposed EBMC method is able to change the TSM into IMM with no additional time or energy loss. A prototype chip was implemented using a $0.18-{\mu}m$ CMOS process, and operates within an input voltage range of 9 mV to 1 V, and an output voltage range of 1 V to 3.3 V, and provides a maximum output power of 37 mW.

• 전력전자학회논문지
• /
• 제4권2호
• /
• pp.152-158
• /
• 1999

IGBT는 전압정격 및 전류정격이 높고 도통손실이 낮아서 스위칭 전원장치에 많이 쓰이고 있는 추세에 있다. 그러나 IGBT는 MOSFET에 비해 스위칭 특성이 좋지 않아서 스위칭 손실이 많이 발생하며 주파수에도 제한을 받는다. 본 논문에서는 IGBT와 MOSFET의 장점을 살리기 위하여 IGBT에 MOSFET를 병렬로 접속한 IGBT-MOSFET 병렬 스위치를 사용한 2.4kW, 48V 출력의 고효율 반브리지 직류-직류 변환기를 제안한다. 병렬 스위치에서 주 스위칭 소자인 IGBT는 도통구간에서 주된 역할을 하며 MOSFET는 스위칭시에 주된 역할을 한다. 스위칭 손실을 분석하기 위하여 선형화 모델을 사용하였으며 시뮬레이션을 통하여 변환기의 동작을 확인하였다.

• 한국경영과학회지
• /
• 제21권3호
• /
• pp.47-61
• /
• 1996

An ATM switch must deal with various kinds of input sources having different traffic characteristics and it must guarantee very small value of cel loss probability, about 10$^{8}$ -10$^{12}$ , to deal with loss-sensitive traffics. In order to estimate such a rate event probability with simulation procedure, a variance reduction technique is essential for obtaining an appropriate level of precision with reduced cost. In this paper, we propose a hybrid simulation technique to achieve reduction of variance of cell loss probability estimator, where hybrid means the combination of analytical method and simulation procedure. A discrete time queueing model with multiple input sources and a finite shared buffer is considered, where the arrival process at an input source and a finite shared buffer is considered, where the arrival process at an input source is governed by an Interrupted Bernoulli Process and the service rate is constant. We deal with heterogeneous input sources as well as homogeneous case. The performance of the proposed hybrid simulation estimator is compared with those of the raw simulation estimator and the importance sampling estimator in terms of variance reduction ratios.

• 전력전자학회논문지
• /
• 제20권1호
• /
• pp.65-71
• /
• 2015

This paper presents the efficiency analysis of a critical current mode interleaved PFC rectifier, in which each of three different semiconductor switches is employed as the active switch. The Si FET, SiC FET, and GaN FET are consecutively used with the prototype PFC rectifier, and the efficiency of the PFC rectifier with each different semiconductor switch is analyzed. An equivalent circuit model of the PFC rectifier, which incorporates all the internal losses of the PFC rectifier, is developed. The rms values of the current waveforms main circuit components are calculated. By adapting the rms current waveforms to the equivalent model, all the losses are broken down and individually analyzed to assess the conduction loss, switching loss, and magnetic loss in the PFC rectifier. This study revealed that the GaN FET offers the highest overall efficiency with the least loss among the three switching devices. The GaN FET yields 96% efficiency at 90 V input and 97.6% efficiency at 240 V, under full load condition. This paper also confirmed that the efficiency of the three switching devices largely depends on the turn-on resistance and parasitic capacitance of the respective switching devices.

• 한국전자파학회논문지
• /
• 제22권6호
• /
• pp.584-597
• /
• 2011

본 논문에서는 WIN Semiconductors사의 0.5 ${\mu}m$ PHEMT 공정을 이용하여 GSM/EGSM/DCS/PCS 4중 대역을 위한 저손실, 고전력의 RF SP6T 스위치 칩을 설계, 제작 및 측정하였다. 스위치 특성을 개선시킬 수 있는 최적의 구조를 위해서 series와 series-shunt 구조를 혼용하였고, 칩 크기를 줄이기 위해서 수신단에 공통 트랜지스터 구조를 사용하였다. 또한, 시스템에 사용되는 ON, OFF 상태의 입력 전력을 고려하여 트랜지스터의 게이트 크기와 스택(stack) 수를 결정하였다. 마지막으로 피드 포워드(feed forward) 캐패시터, shunt 캐패시터 그리고 shunt 트랜지스터의 기생 인덕턴스 공진 기법을 적용하여 격리도 및 전력 특성을 개선하였다. 제작된 스위치 칩의 크기는 $1.2{\times}1.5\;mm^2$이며, S 파라미터 측정 결과 삽입 손실은 0.5~1.2 dB, 격리도는 28~36 dB를 보였다. 전력 특성으로는 4 W의 입력 전력에 대해서도 삽입 손실 및 격리도의 특성 변화가 없었으며, 75 dBc 이상의 2차 및 3차 고조파 억제 특성이 확보되었다.