http://dx.doi.org/10.6113/TKPE.2015.20.1.65

GaN FET를 적용한 인터리브 CRM PFC의 효율특성에 관한 연구

안태영¹, 장진행², 길용만[†]

A Study on the Efficiency Characteristics of the Interleaved CRM PFC using GaN FET

Tae-Young Ahn¹, Jin-Haeng Jang², and Yong-Man Gil⁺

Abstract

This paper presents the efficiency analysis of a critical current mode interleaved PFC rectifier, in which each of three different semiconductor switches is employed as the active switch. The Si FET, SiC FET, and GaN FET are consecutively used with the prototype PFC rectifier, and the efficiency of the PFC rectifier with each different semiconductor switch is analyzed. An equivalent circuit model of the PFC rectifier, which incorporates all the internal losses of the PFC rectifier, is developed. The rms values of the current waveforms main circuit components are calculated. By adapting the rms current waveforms to the equivalent model, all the losses are broken down and individually analyzed to assess the conduction loss, switching loss, and magnetic loss in the PFC rectifier. This study revealed that the GaN FET offers the highest overall efficiency with the least loss among the three switching devices. The GaN FET yields 96% efficiency at 90 V input and 97.6% efficiency at 240 V, under full load condition. This paper also confirmed that the efficiency of the three switching devices.

Key words: GaN FET, CRM(Critical Current Mode), PFC(Power Factor Correction), High efficiency, SiC FET

1. 서 론

AC-DC 스위칭 전원장치는 안정된 직류전원을 얻기 위한 장치이며, 동시에 설치 면적을 최소화하고 운전비 용 등을 저감시키기 위해서 소형 경량화뿐만 아니라 고 효율 전력변환으로 인한 내부 손실을 극소화 시킬 수 있는 기술이 요구되었다. 일반적으로 스위칭 전원장치의 내부 전력손실을 저감시키게 되면 발열량과 내부 손실 전력이 줄기 때문에 열에 의한 소자의 수명 단축을 방 지하고, 고장률이 줄어들어 전원의 신뢰성이 향상되고

Paper number: TKPE-2015-20-1-9

 Print ISSN: 1229–2214 Online ISSN: 2288–6281
 Corresponding author: rlfdydaks@nate.com, Dept. of Electronics Eng., Cheongju Univ.

Tel: +82-43-229-8439 Fax: +82-43-229-8461

Dept. of Electronics Eng., Cheongju Univ.

² Power Modular Team, LG Electronics. Manuscript received Sep. 18, 2014: accepted Dec. 3, 2014 — 본 논문은 2014년 전력전자학술대회 우수추천논문임 설치비용과 운전비용을 저감시켜 총운전비용과 같은 유 지비 등을 저감하게 되어 경제적인 도움이 된다.

스위칭 전원장치의 전력변환 효율을 개선시킬 수 있는 방법은 내부 전력손실을 줄이는 방법이 유일하며, 손실 인자를 줄이거나 제거하는 방법이 효과적이다. 스위 칭 전원장치 손실은 크게 전도손실, 스위칭손실, 코어손 실 등으로 분류할 수 있고, 이러한 손실 등은 회로방식 과 사용 코어의 재질, 스위칭 주파수 등에 의해 결정되며 특히 스위칭 손실과 전도손실의 일부는 사용하는 전 력용 반도체 스위치에 의해 정해지는 것이 일반적이다. 과거 스위칭용 바이폴라 트랜지스터를 대신해 고주파스 위칭에 적합하고 손실특성이 우수한 Si계열의 MOS FET는 최근까지 다양한 모델과 형태로 발전되면서 산 업용 전원장치에 널리 사용되고 있다. 그러나 기존 실리 콘 기반의 MOS FET는 50년 가까이 사용되면서 디바이스 구조는 발전하였지만 반도체 구성 재료는 주로 실리콘 (Si)만 사용되어 왔다.

Parameter	Unit	Si	SiC	GaN
Energy Band gap	eV	1.1	3.3	3.4
Dielectric constant		11.8	10.0	9.5
Break down field	MV/cm	0.3	3.0	3.3
Saturated electron velocity	107cm/s	1.0	2.0	2.5
Electrons mobility	cm ² /Vsec	1500	1000	1200
Holes mobility	cm ² /Vsec	600	115	10
Thermal conductivity	W/cmK	1.5	4.9	2.1
Baliga FOM	vs S	1	439	1128

TABLE IMATERIAL PROPERTIES OF POWER FETs.

최근 전원장치 시장은 지금까지 달성하기 어려웠던 높은 효율과 높은 전력밀도를 갖는 특성을 요구하게 되 었고, 회로방식의 최적설계 뿐만 아니라 기존의 부품과 차별화 된 새로운 전력용 반도체 스위치가 필요하였다. 탄화규소(SiC: Silicon Carbide)와 질화갈륨 (GaN: Gallium Nitride) 등으로 구성된 SiC FET와 GaN FET 의 등장은 전원장치에서 요구하였던 고주파 스위칭, 저 손실 등의 특성을 일부 만족시키면서 점차 주목받기 시 작하였다^[11]. 표 1에는 앞서 언급한 세 가지의 재질별 물리적 특성을 나타내었다. 표에서 GaN은 Si에 비해 결 정격자가 조밀하여 밴드 갭이 약 3배, 절연파괴전계가 약 10배, 전자포화속도가 약 2배, 열전도가 약 3배가 되 는 등 전력용 스위치용으로 우수한 물리적 특성을 갖고 있다^[2,3].

한편 중대형 용량의 AC-DC 스위칭 전원장치에서 대부분 사용되고 있는 스위칭 정류기 중 하나인 역률개 선(PFC: Power factor correction) 회로에서 효율을 개 선하기 위한 방법으로 GaN FET와 SiC FET전력용 반 도체를 적용하는 경우 우열을 판단하기 위한 시험 결과 가 현재 부족한 현실이다. 본 논문에서는 스위칭 정류기 회로방식 중의 하나인 CRM(Critical current mode) PFC 회로를 기본으로 500W급 시제품을 제작하고, 시제 품의 전력용 스위치에 Si, SiC 및 GaN FET를 적용하고 특성을 비교하여 그 결과를 보고하였다.

2. 인터리브 CRM PFC

그림 1에는 제어회로가 포함된 인터리브 CRM PFC 의 기본구성 회로가 나타나 있다. 그림에서 입력교류전 압은 두 개의 부스트형 컨버터에 병렬로 연결되어 한 개의 제어기가 180도 위상차로 각각 구동시키면서 적정 시비율과 주파수로 출력전압과 입력전류 파형을 제어하 게 된다. 특히 CRM PFC는 두 개의 부스트 컨버터를 병렬로 사용하기 때문에 내부 손실을 분산시킬 수 있어 서 열분산 설계가 가능하다. 그림 2에는 인터리브 CRM PFC의 주요 동작파형을 나타내었다. 그림에서 두 개의 부스트 스위치 구동전압 Vz1, Vz2는 180도 위상 차이로



Fig. 1. Basic circuit structure for interleaved CRM PFC.



Fig. 2. Key waveform for interleaved CRM PFC circuit.

서로 번갈아 온, 오프를 반복하고 있으며 두 개의 인덕 터 전류도 같은 위상으로 스위치와 동기화 되고 있다. PFC의 입력전류 ip는 두 개의 인덕터 전류가 합쳐지기 때문에 동작 주파수가 두 배가 되고 리플 전류가 반감 되는 효과가 있다. 특히 두 개의 스위치 모두 턴오프시 영전류 스위칭 및 영전압 스위칭이 가능하기 때문에 원 리적으로 스위칭 손실이 최소화 되며, 따라서 고효율 동 작이 가능하고, 각각의 인덕터 전류가 전류 경계에서 동 작하기 때문에 인덕턴스가 작아지고 그 결과 사이즈를 줄일 수 있어서 정류기의 소형화, 박형화에 적합한 것으 로 알려져 있다. 그림 3은 인터리브 CRM PFC의 입력 전압이 정현파의 반주기 일 때 인덕터 전류와 스위칭 주파수 변화를 나타낸 것이다. 그림에서 인덕터 전류는 전류가 경계모드에서 동작하기 때문에 삼각파형이 되며 최대 피크전류의 반이 평균입력전류가 된다는 것을 알 수 있다. 특히 스위칭 주파수는 식 (1)과 같이 표현되며 출력이 증가 할수록, 입력전압이 적을수록 스위칭 주파 수는 낮아진다는 것을 알 수 있다. 단, n는 효율, Po는 출력이다.



Fig. 3. Inductor current waveform and frequency for the interleaved CRM PFC.

$$f_{sw} = \frac{\eta \ V_{IN}^2}{2LP_o} \left(1 - \frac{\sqrt{2} \ V_{IN} \ \text{sin}\omega t}{V_o} \right) \left[Hz \right] \tag{1}$$

그림 3에서 인덕터 전류의 피크값은 식 (2)와 같이 되며 전류의 실효값은 식(3)과 같다. 특히 입력 브릿지 다이오드는 입력전류가 지나가는 경로에 두 개의 다이 오드가 존재하며, 따라서 브릿지 다이오드 도통 손실은 식 (4)와 같이 구할 수 있다. 단, VF는 다이오드 도통 전압이다^[4-6].

$$I_{p(\max)} = \frac{P_o}{\sqrt{3} V_{IN} \eta}$$
(2)

$$I_{prms} = \frac{I_{p(\max)}}{\sqrt{6}} \tag{3}$$

$$P_{bg} = \frac{4\sqrt{2}}{\pi} \frac{V_F}{V_{IN}} \frac{P_o}{\eta}$$
(4)

그림 1의 주요 소자의 전류 실효값은 전도 손실에 영향을 미치게 되며 효율과 밀접한 관계를 갖게 된다. 식 (5)는 스위치의 전류 실효값이며, 식 (6)은 다이오드 의 전류 실효값, 식(7)은 출력 커패시터의 전류 실효값 을 나타내었다.

$$I_{s1(rms)} = \frac{P_o}{\sqrt{3} V_{IN} \eta} \sqrt{1 - \frac{8\sqrt{2} V_{IN}}{3\pi V_o}}$$
(5)

$$I_{d1(rms)} = \frac{1}{\sqrt{3}} \sqrt{\frac{8\sqrt{2}}{3\pi V_{IN} V_o} \left(\frac{P_o}{\eta}\right)^2}$$
(6)

$$I_{c(r\,m\,s\,)} = \sqrt{\frac{16\sqrt{2}}{9\pi\,V_{IN}\,V_o} \left(\frac{P_o}{\eta}\right)^2 - \left(\frac{P_o}{V_o}\right)^2} \tag{7}$$

3. GaN 및 SiC FET의 특성

앞 절에서 언급했던 탄화규소(SiC: Silicon Carbide)와

 TABLE II

 SPECIFICATIONS OF POWER SWITCH

Parameter	Unit	Si FET	SiC FET	GaN FET
Package		TO-247	TO-247	TO-247
Maximum voltage	V	600	1200	650
Maximum current	А	24	40	30
On resistance	$\boldsymbol{m}\boldsymbol{\Omega}$	240	80	45
Output capacitance	pF	550	95	50
Gate charge total	nC	145	106	15.7
Reverse charge	μC	6.2	0.044	0.037
Recovery time	ns	470	31	12



Fig. 4. On state resistance characteristic graph.

질화갈륨 (GaN: Gallium Nitride) 등으로 구성된 GaN FET와 SiC FET의 등장은 그 동안 전원장치에서 해결 하기 어려웠던 저손실 특성을 만족시키면서 고효율 전 원장치의 설계를 기대하게 되었다^[7-9]. 표 2에는 현재 양 산하고 있는 3 종류의 재질로 구성된 전력용 반도체 스 위치의 종류와 각각의 물리적 특성을 나타내었다. Si

(c) Si FET

TABLE III				
SPECIFICATIONS OF PROTOTYPE CONVERTER				
Parameter	Value	Unit		
Input voltage range	90-240	V _{rms}		

Input voltage range	90-240	V _{rms}
Output voltage	385	V_{dc}
Maximum load current	1.3	А
Maximum output power	500	W
Peak output power	600	W
Line frequency	50-60	Hz

 TABLE IV

 SPECIFICATIONS OF BOOST INDUCTOR

Parameter	Value	Unit
Magnetic core model / size	EER4042S	_
Magnetic core material	PL-7	_
AL value	3,600	nH/N ²
Turns number	40:5	_
Wire size	0.25mm×25	mm
Inductance value	170	μH

FET는 페어차일드사 제품이며, 각 제품은 TO-247 형태 이며, PFC 회로에 사용될 수 있도록 600V급 또는 가장 근접한 정격 전압의 모델로 선정하였다^[10-12]. 표에서 소 자의 입출력 커패시턴스와 온저항은 Si, SiC, GaN 순으 로 작아지며 스위칭 특성도 비교적 같은 특성을 나타내 고 있다. 그림 4는 각 제조사에서 제공한 도통 전류에 대한 온저항을 그래프로 나타낸 것이다. 온저항은 게이 트 인가전압과 소자의 온도에 따라 달라지지만 25도, 20A를 기준으로 Si FET는 180mΩ, SiC FET는 90mΩ, GaN FET는 45mΩ으로 나타나며, GaN FET가 가장 우 수한 온저항 특성을 보여주고 있다.

4.실 험

본 논문에서는 앞 절에서 언급한 3가지 종류의 전력 용 반도체 스위치가 PFC 회로에 적용되는 경우 전력변 환 효율 특성을 관찰하기 위해서 표 3과 같은 전기적 정격의 스위칭 정류기를 설계 제작하였다. 정류기 제어 방식은 앞 절에서 논의한 인터리브 CRM PFC 회로 방 식으로 설계하였으며 최대 용량은 500W, 피크 출력은 600W로 정하였다. 특히 시험 회로에 적용된 반도체 스 위치는 최적의 효율을 얻기 위해서 각 부스트 컨버터에 2개를 병렬로 사용하였으며 회로의 스위칭 주파수는 식 (1)에서처럼 출력용량과 인덕턴스에 의해 결정되므로 적 정 동작 스위칭 주파수 범위를 제한하기 위해서 표 4와 같은 정격의 인덕터를 제작하였다. 특히 CRM인 경우 인덕터 전압을 측정하여 영전류검출(ZCD)을 수행하기 위한 권선비를 표에 나타내었다. 그림 5는 시험용 인터



Fig. 5. Experimental prototype CRM PFC circuit.



Fig. 6. Measurement set-up for experimental circuit.



리브 CRM PFC의 시제품 사진을 나타내었으며, 그림 6에는 특성시험을 위한 계측기와 시제품의 셋업 사진을 나타내었다.



와 600W에서 세 종류의 FET에 대한 인덕터 전류와 스 위치 전압과형을 나타내었다. 그림에서 두 개의 인덕터 전류는 스위치가 턴온 되었을 때 인덕터 전류가 상승하 고, 턴오프 되었을 때 전류가 감소되며 전류가 불연속-연속전류의 경계에서 동작한다는 것을 알 수 있다. 또한 90V의 저전압에서 스위치 턴온 전압은 공진에 의해 영 전압 스위칭이 되며, 240V에서는 공진전압 최저점에서 턴온 되므로 턴온 손실이 저감될 것으로 예측된다. 그림 8에서는 회로의 입력전압과 전류과형을 나타낸 것이다. 그림에서 입력전압이 90V인 경우 입력전류가 상대적으 로 커지고 양호한 정현과 전류과형을 얻을 수 있으며, 240V인 경우 입력전류가 작아지고 따라서 상대적으로 전류과형이 다소 왜곡되는 특성을 나타내고 있다.

그림 9에서는 90V과 240V의 입력전압에서 세 종류의 FET에 대한 역률 부하특성을 그래프로 나타낸 것이다. 낮은 입력전압에서는 그림 8에서 알 수 있듯이 양호한 정현파 전류 때문에 높은 역률이 측정되었고, 높은 전압 과 낮은 부하에서는 상대적으로 입력 전류가 왜곡되어 역률이 낮아진다.

한편 그림 7과 8의 거시적인 파형 관찰로는 세 종류 의 FET에 대한 특성 차이를 구별하기 어려웠으며, 스위 칭 특성을 상세하게 관찰하기 위해 그림 10과 같이



0.5us/div

100V/div 0.5A/div

1us/div

300W 출력에서 스위치 전류와 전압파형을 확대 관찰하였다. 참고로 그림에서 우측 파형의 시간축을 2배 확대 한 것이 좌측 파형이다. 그림에서 스위치가 턴온 될 때 전류는 공진에 의해 일시적으로 마이너스 전류가 되며 동시에 전압은 0이 되므로 영전압 스위칭 되고 있다. 턴 오프 인 경우 스위치 전압이 상승되고, 전류가 0이 되는 과정에서 전류 전압이 동시에 존재하는 구간이 확인된다. 파형에서 GaN FET는 전류 공진시 마이너스 전류구간이 가장 적고, 턴오프 시간이 가장 짧다는 것을 알 수 있으며, Si FET가 세 종류의 FET 중에서 비교적 긴 시간의 스위칭 시간을 나타내었다.

그림 11에는 입력전압이 100V, 240V일 때 측정된 전 력변환 효율을 그림 12에는 내부 전력손실을 그래프로 나타낸 것 이다. 그림에서 알 수 있듯이 전부하 범위에 서 세 종류의 스위치에 대해 효율특성 그래프와 손실 그래프가 비교적 일관된 특성을 나타내고 있으며, 특히







GaN FET가 가장 높은 효율과 가장 적은 손실을 나타 내며, SiC, Si FET 순으로 효율이 차이가 나고 있었다. 특히 GaN FET의 경우 입력전압이 90V에서 96.2%, 240V인 경우 97.6%의 효율 특성을 나타내며 세 종류의 FET 중에서 가장 우수하다는 것을 알 수 있었다.

5. 손실 분석

그림 13은 본 논문에서 제작한 비교 시험용 실험회 로의 내부손실 분석을 위한 등가회로이며, 주요소자의 내부 저항과 다이오드 순전압 강하 등을 고려하였다. 특 히 내부 저항은 PCB 패턴 저항, 인덕터의 동선 저항, EMI용 필터의 권선 저항, FET의 온 저항 등을 고려하 였다. Si, SiC, GaN FET의 3가지 종류의 전력용 반도체 스위치가 적용 된 경우 손실 분석을 수행하였으며, 그 결과를 그림 14에 나타내었다.

특히 본 논문의 시험회로인 인터리브 CRM PFC 회 로 내부의 손실분석을 위해 전도손실은 각 부분의 실효 전류를 식 (5)-(7)를 이용하였으며 인덕터의 코어손실은 코어의 제조사에서 제공한 손실특성 그래프를 적용하였 다. 그림 14에서 알 수 있듯이 세 종류의 스위치를 적용 한 경우 실험회로의 브릿지 다이오드 손실과 인덕터, 다 이오드 손실은 동일하였다. 다만 스위칭 손실은 스위치 의 종류에 따라 차이가 있었고 Si FET는 4.0W, SiC FET는 1.6W, GaN FET는 0.7W를 나타내었다. GaN FET가 가장 적은 스위칭 손실을 나타낸 것은 다른 소 자에 비해 가장 낮은 온저항과 가장 작은 출력 커패시 턴스 특성 때문에 낮은 손실 특성을 보이고 있다고 추 측된다.

6.결 론



Fig. 13. Internal losses elements of CRM PFC circuit.



Fig. 14. Power conversion loss comparison. (Input voltage:90V, output power:500W)

인터리브 CRM(Critical current mode) PFC 회로를 기 본으로 500W급 시제품을 제작하고, 시제품의 전력용 스 위치에 Si, SiC 및 GaN 재질의 FET를 적용하여 전력변 환 효율과 손실 특성 결과를 보고하였다. 시험 결과 시 제품은 세 종류의 스위치 종류에 따라 전부하 범위에서 효율 특성 그래프와 손실 그래프가 비교적 일관된 특성 을 나타내고 있었으며, 그 중에서 GaN FET가 가장 높 은 효율과 가장 적은 손실을 보였다. 특히 GaN FET의 경우 최대 출력에서 입력전압이 90V에서 96.2%. 240V 인 경우 97.6%의 효율 특성을 나타내며 그 결과 세 종 류의 전력용 반도체 스위치 중에서 GaN FET가 가장 우수한 손실 특성을 확인할 수 있었다. 또한 본 논문에 서는 인터리브 CRM PFC 회로의 내부 손실을 고려한 등가 모델을 구성하였고 주요 소자의 전류 실효값을 계 산하여 전도 손실과 코어손실, 스위칭 손실을 분석하였 다. 그 결과 세 종류의 스위치에 대한 효율 특성의 차이 는 대부분 스위치의 온저항, 스위치의 커패시턴스에 따 라 나타난다는 것을 밝혔다.

본 연구는 2014년도 LG전자 HE사업부의 지원을 받아 수행한 연구 과제입니다.

References

- M. Rodr'ıguez, "High-Frequency PWM buck converters using GaN-on-SiC HEMTs," *IEEE Trans. Ind. Electron.*, Vol. 29, No. 5, pp. 2462–2473, May 2014.
- [2] R. Mitova, R. Ghosh, etc., "Investigations of 600-V GaN HEMT and GaN diode for power converter applications," *IEEE Trans. Power Electron.*, Vol. 29, No. 5, pp. 2441–2452, May 2014.
- [3] R. S. Pengelly, S. M. Wood, J. W. Milligan, S. T. Sheppard, and W. L. Pribble, "A review of GaN on SiC high electron-mobility power transistors and MMICs," *IEEE Transactions on Microwave Theory and Techniques*, Vol. 60, No. 6, Part 2, pp. 1764–1783, 2012.
- [4] J. S. Lai, D. Chen, "Design consideration for power factor correction boost converter operating at the boundary of continuous conduction mode and discontinuous conduction mode," *APEC '93. Conference Proceedings 1993*, pp. 267–273, 1993.
- [5] M. Gotfryd, "Limits in boost power factor corrector operating in border-line mode," *IEEE Transactions on Power Electronics*, Vol. 18, No. 6, pp. 1330–1335, 2003.
- [6] L. Huber, B. T. Irving, and M. M. Jovanovic, "Open-loop controlmethods for interleaved DCM/CCM boundary Boost PFC converters," *IEEE Transactions on Power Electronics*, Vol. 23, No. 4, pp. 1649–1657, 2008.
- [7] Y. Wu, M. Jacob-Mitos, M. L. Moore, and S. Heikman, "A 97.8% efficient GaN HEMT boost converter with 300-W output power at 1MHz," *Electron Device Letters, IEEE*, Vol. 29, No. 8, pp. 824–826, 2008.
- [8] J. Xue, K. D. T. Ngo, and H. Lee, "A 99%-efficiency 1-MHz 1.6-kW zero-voltage-switching boost converter using normally-off GaN power transistors and adaptive dead-time controlled gate drivers," Electron Devices and Solid-State Circuits (EDSSC), pp. 1-2, 2013.
- [9] Y. Hayashi, "Power density design of SiC and GaN DC-DC converters for 380 V DC distribution system based on series-parallel circuit topology," *Applied Power Electronics Conference and Exposition(APEC)*, pp. 1601–1606, 2013.
- [10] H. Nakao, Y. Yonezawa, T. Sugawara, T. Horie, "2.5-kW power supply unit with semi-bridgeless PFC designed for GaN- HEMT," *Applied Power Electronics Conference and Exposition(APEC)*, pp. 3232–3235, 2013.
- [11] J. Yang, "Efficiency improvement with GaN-based SSFET as synchronous rectifier in PFC boost converter," PCIM Europe, pp. 1–6, 2014.
- [12] T. K. Jappe, R. R. Polla, T. B. Soeiro, A. Fuerback, M. L. Heldwein, and R. Andrich, "An FPGA-based single- phase interleaved boost-type PFC converter employing GaN HEMT devices," *Power Electronics Conference(COBEP)*, pp. 1324–1329, 2013.



안태영(安泰榮)

1961년 3월 25일생. 1984년 한양대 전자공 학과 졸업. 1990년 동 대학원 전기공학과 졸업(석사). 1994년 큐슈대 전자공학과 졸업 (공박). 1995년 일본 세이코 전기 선임연구 원. 1996년 삼성전자 반도체 선임연구원.

1997~현재 청주대 전자정보공학부 교수.



장진행(張進行)

1975년 2월 28일생. 2000년 금오공대 전자 공학과 졸업. 2009년 경북대 회로 및 임베 디드 시스템공학 졸업(석사) 2013년 동 대학 원 회로 및 임베디드시스템 졸업(공박). 2014년 현재 LG전자 평택연구소 TV모듈러 팀 책임연구원.



<u>길용만(吉容滿)</u>

1989년 1월 13일생. 2007년 청주대 전자공 학과 졸업. 2013년 동 대학원 전자공학과 졸업(석사). 2013년~현재 동 대학원 전자공 학과 박사과정.