• 한국정보전자통신기술학회논문지
• /
• 제16권6호
• /
• pp.454-464
• /
• 2023

본 논문은 센서 노드 응용을 위한 1MS/s의 샘플링 속도를 가지는 저전력 8비트 비동기 축차근사형(successive approximation register, SAR) 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 제안한다. 이 ADC는 선형성을 개선하기 위해 부트스트랩 스위치를 사용하며, 공통모드 전압(Common-mode voltage, VCM) 기반의 커패시터 디지털-아날로그 변환기 (capacitor digital-to-analog converter, CDAC) 스위칭 기법을 적용하여 DAC의 전력 소모와 면적을 줄인다. 외부 클럭에 동기화해서 동작하는 기존 동기 방식의 SAR ADC는 샘플링 속도보다 빠른 클럭의 사용으로 인해 전력 소비가 커지는 단점을 가지며 이는 내부 비교를 비동기 방식으로 처리하는 비동기 SAR ADC 구조를 사용하여 해결할 수 있다. 또한, 낮은 해상도의 설계에서 발생하는 큰 디지털 전력 소모를 줄이기 위해 동적 논리 회로를 사용하여 SAR 로직를 설계하였다. 제안된 회로는 180nm CMOS 공정으로 시뮬레이션을 수행하였으며, 1.8V 전원전압과 1MS/s의 샘플링 속도에서 46.06𝜇W의 전력을 소비하고, 49.76dB의 신호 대 잡음 및 왜곡 비율(signal-to-noise and distortion ratio, SNDR)과 7.9738bit의 유효 비트 수(effective number of bits, ENOB)를 달성하였으며 183.2fJ/conv-step의 성능 지수(figure-of-merit, FoM)를 얻었다. 시뮬레이션으로 측정된 차동 비선형성(differential non-linearity, DNL)과 적분 비선형성(integral non-linearity, INL)은 각각 +0.186/-0.157 LSB와 +0.111/-0.169 LSB이다.

• 한국산학기술학회논문지
• /
• 제13권10호
• /
• pp.4762-4767
• /
• 2012

열차의 위치를 검지하고 열차내연산(DTG)을 위한 각종 열차제어데이터를 차상으로 전송하는 AF궤도회로장치는 단일계로 구성되어 있다. 만약, 고장이 발생할 경우 선로전환기 및 신호기제어가 불가능하여 시스템이 복구되기까지 기관사에 의해 수동으로 열차를 운전하여야 한다. 이 과정에서 인적 오류는 열차지연, 충돌, 탈선 등 치명적인 안전사고 발생요인으로 작용한다. 따라서, 본 논문에서는 고장모드마다 시스템과 열차에 미치는 영향을 분석하였으며, 고장평점 및 고장등급을 계량화하였다. 계량화된 분석결과를 토대로 전원장치 독립설치, 증폭PCB의 결함콘덴서 원인분석 및 교체, 저항자 냉각시스템설치, 작업방법개선을 통해 고장발생건수 감소 및 신뢰성의 척도인 평균고장간격(MTBF)의 증가와 평균복구간격(MTTR)이 감소되었다. 그리고, 지금까지 경험에 의한 유지보수체계를 계량화된 방법에 의해 예측정비를 수행토록 하여 AF 궤도회로에 대한 신뢰성을 향상할 수 있도록 하였다.

• 전자공학회논문지SC
• /
• 제40권3호
• /
• pp.152-162
• /
• 2003

본 논문에서는 전압모드를 기초로 한 2진-4치 상호 변환기와 논리 게이트의 기본 소자라고 할 수 있는 4치 인버터회로를 설계하였다. 2진-4치 변환기는 2비트의 2진 신호를 입력으로 하여 1디지트의 4치 신호를 출력하는 회로이고 4치-2진 변환기는 1디지트의 4치 신호를 받아들여 2비트의 2진 신호를 출력하는 회로이며 Down-literal Circuit(DLC)블록과 2진 조합회로(CLC : Combinational Logic Circuit)블록으로 구성된다. 4치 인버터회로를 구현함에 있어서는 기준전압 생성 및 제어신호 생성을 모두 DLC를 사용하고 스위치 부분만을 일반 MOS로 사용하여 설계하였다. 설계된 회로들은 +3V 단일 공급 전원에서 0.35㎛ N-well doubly-poly four-metal CMOS technology의 파라미터를 사용한 Hspice를 이용하여 모의 실험을 하였다. 모의 실험 결과는 샘플링 레이트가 250MHz, 소비 전력은 0.6mW, 출력은 0.1V이내의 범위에서 전압레벨을 유지하는 결과를 보였다.

• 한국전자파학회논문지
• /
• 제21권1호
• /
• pp.53-60
• /
• 2010

본 논문에서는 5.2 GHz에서 입력 신호의 크기에 따라 효율적으로 동작하는 저잡음 증폭기를 0.18 um CMOS 공정을 이용하여 설계하였다. 제안된 회로는 궤환 회로와 2단 저잡음 증폭기로 구성되어 있으며, 궤환 회로의 경우 7개의 함수 블록으로 구성되어 있다. 본 논문에서는 변화되는 신호 전압을 감지하는 것과 이전 상태를 기억하는 저장 회로에 초점을 두어 불필요한 전력 소비를 제거하였다. 기억 기능 특성을 갖는 궤환 회로의 출력값을 이용하여 통제되는 저잡음 증폭기는 11.39 dB에서 22.74 dB까지 변하며, 최고 이득 모드일 때 잡음 지수가 최적화 되도록 설계되었다. 변환 저잡음 증폭기는 1.8 V의 공급 전압에 대해서 5.68~6.75 mW를 소비한다.

• 한국산학기술학회논문지
• /
• 제17권6호
• /
• pp.239-245
• /
• 2016

본 논문에서는 스마트기기의 배터리를 전원으로 갖는 12 V 승압형 PWM 변환기를 설계하고 컨버터를 구성하는 각 소자들의 손실을 계산하여 가장 안정적인 동작을 하는 설계 값을 도출하였다. 12 V 승압형 PWM 변환기는 저항, 커패시터 및 인덕터 등의 여러 수동소자를 비롯하여, 다이오드, 전력 스위치용 파워 MOS 트랜지스터와 PWM 신호제어를 위한 IC를 사용하여 구현하였다. 컨버터를 구성하는 주요 소자들의 이론적인 계산 값과 회로설계 해석프로그램인 PSPICE를 사용한 시뮬레이션 결과를 비교하고 각 소자 값들을 변화시키며 결과 파형을 분석한다. 분석한 컨버터를 실제 PCB 보드에 구성하고 디지털 오실로스코프와 DMM 멀티미터를 사용하여 측정하였고, SPICE 시뮬레이션을 통해 얻은 결과 값과 비교하였다. 설계한 컨버터에서 사용한 제어용 IC 칩은 TI(텍사스 인스트루먼트) 사의 LM3481을 사용하여 설계를 구현하였고, 5V 입력, 12V의 출력 값을 가지는 것을 확인하였다. 모의실험과 동일한 조건에서 출력전압, 리플전압 및 부하, 입력전압 변도율 등의 특성에 대한 측정결과는 SPICE 시뮬레이션 결과와 일치하는 것을 확인하였다.

• 한국산학기술학회논문지
• /
• 제13권9호
• /
• pp.4177-4185
• /
• 2012

LED는 환경 친화적인 광원으로 에너지 절약을 위해 기존 조명등을 빠른 속도로 대체하고 있다. 최근에는 에너지 소비가 많은 빌딩의 설계와 옥 내외 광고를 제작함에 있어서 LED를 적극 채택하여 그린 빌딩 및 고효율 저비용 백라이트 도입에 박차를 가하고 있다. 특히 기존의 형광등을 이용했던 실내등과 광고판용 백라이트 분야는 전력소비가 많을 뿐 아니라 SMPS(switched mode power supply)에 의한 부피, 무게 및 수명제한의 제약이 있었다. 그러므로 본 논문에서는 SMPS가 필요 없는 $12{\times}12$ FLB(flexible LED board)와 실내등용 LED 면조명을 위한 AC 직결형 구동기를 개발하였다. 제안 시스템은 고역율의 LID-PC-R101B 칩셋을 포함하고 고효율을 위한 LED 스위치 회로들로 구성되어 있다. 정교한 시스템 디자인을 통해 고효율, 높은 안정성 및 낮은 에너지 소비의 장점을 가지게 한다. 제안된 FLB는 크기 $450{\times}450$ mm, 두께 4 mm 그리고 무게 280 g의 초슬림 구조를 가진다. 최종적으로 제안시스템의 성능검증을 위해 교류 직결형 구동 회로를 채택한 FLB와 면조명의 시제품을 제작하여 실험하였다.