• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2015년도 하계학술대회
• /
• pp.98-101
• /
• 2015

최근, 텔레비전을 시청하지 않는 대기 상태에서의 셋톱박스의 대기 전력이 여타 가전기기의 대기 전력보다 10 배 이상을 상회하고 있어, 셋톱박스의 대기전력 저감은 국가적으로도 관심을 받고 있다. 셋톱박스의 대기전력 저감을 위해 대기상태의 셋톱박스의 최소전력 동작 모드인 수동대기모드가 제안되었지만, 셋톱박스가 수동대기모드에서는 셋톱박스의 업데이트 및 제어가 어려우므로, 셋톱박스의 수동대기모드 활용은 어려울 것이다. 본 논문은 수동대기모드에 가까운 대기전력을 소모하면서도 대기상태에서도 셋톱박스의 업데이트를 제공할 수 있는 망연동수동대기 모드를 정의하고, 망연동수동대기모드를 이용한 셋톱박스의 업데이트를 위한 셋톱박스 제어기법을 제안하고, 이 제어 기법을 위한 셋톱박스와 네트워크의 구조, 기능, 시그널링에 대해 설명한다. 본 논문의 망연동수동대기모드와 제어 방안은 셋톱박스 사업자 측면에서 활용성이 높으므로, 낮은 대기전력을 소모하는 셋톱박스 시장을 활성화하여 국가 및 세계적인 전력 감소에 큰 기여를 할 것이다.

• 한국항공우주학회지
• /
• 제36권7호
• /
• pp.712-718
• /
• 2008

본 논문은 비행 중 비행제어법칙을 전환함으로써 실험 대상 비행제어법칙을 검증할 수 있는 비행제어법칙 전환시스템 개발에 관한 논문이다. 본 연구를 통하여 제어법칙 간 전환에 따른 천이응답을 최소화하기 위한 페이더 설계 및 대기 모드 상태에 있는 비행제어법칙의 적분기 안정화 설계가 도입되었다. 두 개의 제어법칙 간 데이터 통신은 1553 통신 방식을 채택하였다. 본 논문은 개발된 비행제어법칙 전환시스템의 구조 및 주요 개념 설계 연구 및 고등훈련기급의 비행성 평가 시뮬레이터를 이용한 시스템 검증 결과를 포함한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.911-916
• /
• 2007

홈게이트웨이는 유비쿼터스 홈네트워크를 위한 가정의 관문 역할을 하는 장비로서 흠네트워크의 모든 역할을 중계하는 기능을 한다. 홈게이트웨이는 끊임 없는 서비스를 제공하기위해 상시 연결 상태를 유지해야하나 이는 불필요한 전력 소모를 야기하게 된다. 이에 따라 데이터 사용이 없는 동안 최대 전력 소비 모드로 동작시키되 필요시 신속히 정상 동작이 이루어지는 홈게이트웨이 필요성이 대두되고 있다. 이런 기능이 실현되기 위해서는 정책적인 권고와 규제를 통해 적절한 기술에 대한 연구와 상품 개발을 유도해야한다. 본 논문에서는 기술 논문과 표준 문서를 탐구하여 전력 절감형 홈게이트웨이에 대한 개관을 제공하고자 한다.

• 대한원격탐사학회:학술대회논문집
• /
• 대한원격탐사학회 2002년도 Proceedings of International Symposium on Remote Sensing
• /
• pp.235-240
• /
• 2002

This paper shows the desist concept of an ATS(Antenna Tracking Software) to control the movement of the MSC(Multi-Spectral Camera) antenna. The MSC has a two-axes directional X-band antenna for image transmission to KGS(KOMSAT2 Ground Station). The main objective of the ATS is to drive the APM(Antenna Pointing Mechanism) to the required elevation and the azimuth position according to an appropriate TPF(Tracking Parameter File). The ATS is implemented as one task of the SBC(Single Board Computer) software, which uses VxWorks as a real time OS. The ATS has several operational modes such as STANDBY mode, First EL mode, First AZ mode, Normal Operation mode, and so on. The ATS uses two PI controllers fur the velocity and the position loop respectively, to satisfy the requirements specification. In order to show the feasibility of the described design concept, the various simulations and the experiments are performed under specific test configuration.

• 한국산학기술학회논문지
• /
• 제19권5호
• /
• pp.587-592
• /
• 2018

AMOLED는 흐르는 전류에 의해 밝기가 결정되므로 AMOLED의 각 픽셀은 전류 구동 방식으로 동작하므로 AMOLED 구동을 위해서는 사용자의 요구에 의해 전류의 양을 조절할 수 있는 전원이 필요하다. 이에 본 논문에서는 사용자에 의해 설정된 전원을 공급하는 AMOLED 디스플레이용 IP의 driver 블록을 설계하고 이에 대한 시뮬레이션을 수행하였다. 설계된 IP의 driver는 전압에 대해 다이오드 전류 곡선을 가지는 AMOLED의 특성 때문에 출력 전압 레귤레이션에 중점을 두었고, low load시에는 PSM(Pulse-skipping mode)로 동작하고 medium/high load시에는 1.5MHz PWM(Pulse-width modulation) mode로 동작한다. 설계된 IP의 driver는 step-up converter의 DCM(Dis-Continue Mode)에서 발생하는 ringing 현상을 제거하도록 설계하였다. Ringing 현상은 IC내의 power switch를 파괴하거나 주위의 소자들에 EMI를 증가시키는 역할을 하게 된다. 설계된 IP의 driver에서는 ringing killer 회로를 통해 이를 최소화하였다. Mobile applications를 고려하여 disable시에는 standby current를 $1{\mu}A$이하로 설계하여 true shut-down이 가능하도록 하였다. 본 논문에서 제안한 드라이버는 AMOLED의 디스플레이용 듀얼 파워 매니지먼트회로와 같은 시스템에 효율적으로 적용할 수 있을 것으로 사료된다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제1권1호
• /
• pp.15-19
• /
• 2001

Current leakage is the major failure mode of semiconductor device characteristic failures. Conventionally, failures such as short circuit breaks and gate breakdowns have been analyzed and the detected causes have been reflected in the fabrication process. By using a wafer-level emission-leakage failure analysis method (in-line QC), we analyzed leakage mode failure, which is the major failure detected during the probe inspection process for LSIs, typically DRAMs and CMOS logic LSIs. We have thus developed a new technique that copes with the critical structural failures and random failures that directly affect probe yields.

• 한국컴퓨터정보학회논문지
• /
• 제21권10호
• /
• pp.125-133
• /
• 2016

In this paper, we propose a real-time fault monitoring and dual system design of the countdown time-generating system, which is the main component of the mission control system. The countdown time-generating system produces a countdown signal that is distributed to mission control system devices. The stability of the countdown signal is essential for the main launch-related devices because they perform reserved functions based on the countdown time information received from the countdown time-generating system. Therefore, a reliable and fault-tolerant design is required for the countdown time-generating system. To ensure system reliability, component devices should be redundant and faults should be monitored in real time to manage the device changeover from Active mode to Standby mode upon fault detection. In addition, designing different methods for mode changeover based on fault classification is necessary for appropriate changeover. This study presents a real-time fault monitoring and changeover system, which is based on the dual system design of countdown time-generating devices, as well as experiment on real-time fault monitoring and changeover based on fault inputs.

• 한국통신학회논문지
• /
• 제32권3A호
• /
• pp.221-229
• /
• 2007

본 논문에서는 IEEE 802.16e 기반 Wireless Metropolitan Area Network (WMAN) 이동 단말의 전력 소모 최소화를 위한 최적 휴면 기법 (sleep mode)을 제안한다. 802.16e 표준에 정의된 sleep 모드 단말은 항상 현재 접속 중인 기지국 (BS)과 상태 정보를 유지해야 하므로, 단말이 기지국을 이동할 때마다 새로운 기지국과 sleep 상태를 재 협상해야 한다. 따라서 sleep 모드는 단말의 이동성이 클수록 헨드오버 (handover)에 의해 불필요한 전력 소모가 증가한다. 이에 따라 본 논문에서는 단말의 이동성은 사용자의 호 사용 패턴과 무관하다는 것에 착안하여 헨드오버에 따른 불필요한 베터리 소모를 제거할 수 있는 최적 휴면 기법을 제안한다. 본 논문에서는 제안 기법의 성능을 전력 소모량과 착신 호의 초기 응답 시간 측면에서 수학적으로 분석하였고 모의 실험을 통해 제안한 분석 모델을 검증하였다. 또한 기존 sleep 모드와 제안 기법의 성능을 모의 실험을 통해 비교하여 제안 기법은 기존 sleep 모드에 비해 수용 가능할 만큼의 초기 응답 시간을 증가시키지만 전력 소모량을 보다 많이 줄일 수 있다는 것을 검증하였다.

• 전기전자학회논문지
• /
• 제18권4호
• /
• pp.586-592
• /
• 2014

본 논문에서는 DT-CMOS(Dynamic Threshold voltage Complementary MOSFET) 스위칭 소자를 사용한 DC-DC Buck 컨버터를 제안하였다. 높은 효율을 얻기 위하여 PWM 제어방식을 사용하였으며, 낮은 온 저항을 갖는 DT-CMOS 스위치 소자를 설계하여 도통 손실을 감소시켰다. 제안한 Buck 컨버터는 밴드갭 기준 전압 회로, 삼각파 발생기, 오차 증폭기, 비교기, 보상 회로, PWM 제어 블록으로 구성되어 있다. 삼각파 발생기는 전원전압(3.3V)부터 접지까지 출력 진폭의 범위를 갖는 1.2MHz의 주파수를 생성하며, 비교기는 2단 증폭기로 설계되었다. 그리고 오차 증폭기는 70dB의 이득과 $64^{\circ}$의 위상여유를 갖도록 설계하였다. 또한 제안한 Buck 컨버터는 current-mode PWM 제어회로와 낮은 온 저항을 갖는 스위치를 사용하여 100mA의 출력 전류에서 최대 95%의 효율을 구현하였으며, 1mA 이하의 대기모드에도 높은 효율을 구현하기 위하여 LDO 레귤레이터를 설계하였으며, 또한 2개의 IC 보호 회로를 내장하여 신뢰성을 확보하였다.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.23-30
• /
• 2005

이 논문에서는 낮은 stand-by power 및 DLL의 재동작 후 fast relocking 구조를 가지는 저전력, 고속 VISI 칩용 DLL(지연 고정 루프) 기반의 다중 클락 발생기를 제안하였다. 제안된 구조는 주파수 곱셈기를 이용하여 주파수 체배가 가능하며 시스템 클락의 듀티비에 상관없이 항상 50:50 듀티비를 위한 Duty-Cycle Correction 구조를 가지고 있다. 또한 DAC를 이용한 디지털 컨트롤 구조를 클락 시스템이 standby-mode에서 operation-mode 전환 후 빠른 relocking 동작을 보장하고 아날로그 locking 정보를 레지스터에 디지털 코드로 저장하기 위해 사용하였다. 클락 multiplication을 위한 주파수 곱셈기 구조로는 multiphase를 이용한 feed-forward duty correction 구조를 이용하여 지연 시간 없이 phase mixing으로 출력 클락의 duty error를 보정하도록 설계하였다. 본 논문에서 제안된 DLL 기반 다중 클락 발생기는 I/O 데이터 통신을 위한 외부 클락의 동기 클락과 여러 IP들을 위한 고속 및 저속 동작의 다중 클락을 제공한다. 제안된 DLL기반의 다중 클락 발생기는 $0.35-{\mu}m$ CMOS 공정으로 $1796{\mu}m\times654{\mu}m$ 면적을 가지며 동작 전압 2.3v에서 $75MHz\~550MHz$ lock 범위와 800 MHz의 최대 multiplication 주파수를 가지고 20psec 이하의 static skew를 가지도록 설계되었다.