• 제목/요약/키워드: Standard bus

검색결과 218건 처리시간 0.027초

유한요소법에 의한 드럼 브레이크의 열탄성 접촉해석 (Thermoelastic Contact Analysis of Drums Brakes by Finite Element Method)

  • 구병춘;서정원
    • 한국자동차공학회논문집
    • /
    • 제9권3호
    • /
    • pp.173-180
    • /
    • 2001
  • In the case of axisymmetric thermal analysis of drum brakes, the distribution of frictional heat produced on the interface and temperature difference between mating frictional faces are very interesting problems to computational researchers. In the first part, the influence of the s-cam load angles and elastic modulus of the pad on the contact pressure distribution between pad and drum was checked by a three dimensional model. In the second part heat conduction from the interface to the pad and the drum was modeled by using a thin interface element, so artificial division of the generated frictional heat between pad and drum is not necessary. Temperature difference between mating frictional faces is successfully modeled by using the interface element. The influence of some parameters on the thermal distribution is checked. The analysis was performed by ABAQUS/Standard code.

  • PDF

고속 채널 기반 네트웍에서 SDP 프로토콜 성능 평가 (A Performance Evaluation for SDP(Socket Direct Protocol) in Channel based Network)

  • 박창원;김영환
    • 정보통신설비학회논문지
    • /
    • 제3권2호
    • /
    • pp.18-25
    • /
    • 2004
  • As using of network Increases rapidly, performance of system has been deteriorating because of the overhead and bottleneck. Nowadays, high speed I/O network standard, that is a sort of InfiniBand, PCI Express and so on, has come out to improve the limites of traditional I/O bus. The InfiniBand provides some protocols to service the applications such as SDP, SRP and IPoIB. In our paper, We explain the architecture of SDP(Socket Direct Protocol) and its features in channel based I/O network. And so, we provide a result of performance evaluation of SDP which is compared with current network protocol. Our experimental results also show that SDP is better than TCP/IP protocol.

  • PDF

Feasibility and Performance Analysis of RDMA Transfer through PCI Express

  • Choi, Min;Park, Jong Hyuk
    • Journal of Information Processing Systems
    • /
    • 제13권1호
    • /
    • pp.95-103
    • /
    • 2017
  • The PCI Express is a widely used system bus technology that connects the processor and the peripheral I/O devices. The PCI Express is nowadays regarded as a de facto standard in system area interconnection network. It has good characteristics in terms of high-speed, low power. In addition, PCI Express is becoming popular interconnection network technology as like Gigabit Ethernet, InfiniBand, and Myrinet which are extensively used in high-performance computing. In this paper, we designed and implemented a evaluation platform for interconnect network using PCI Express between two computing nodes. We make use of the non-transparent bridge (NTB) technology of PCI Express in order to isolate between the two subsystems. We constructed a testbed system and evaluated the performance on the testbed.

CBTC에 의한 고무차륜 AGT의 운전 (The test result of Rubber Tired AGT System using CBTC)

  • 정락교;정상기;조홍식;이정선
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2005년도 추계학술대회 논문집 전기기기 및 에너지변환시스템부문
    • /
    • pp.264-269
    • /
    • 2005
  • Light Rail Transit(LRT) Systems with transport capacity between subway and bus(5,000-25,000 persons per hour) are being carried on over 100 lines around the world, In Korea, to solve the urban transportation problem, the introduction of LRT system has been proceeded positively. It is planned to develop the Korean standard LRT system in which safety, efficiency and cost effectiveness are emphasized. So we were able to make proto type of Rubber tired AGT system for LRT. This is capable of driverless operation using CBTC(Communication Based Train Control) of Moving Block System and is currently making an experiment for reliability in test-line. This study is focused on verifving the performance of CBTC system for driverless and ATO mode through implementing the examination.

  • PDF

전력흐름 제어를 위한 FACTS 제어기의 위치 선정 (Optimal location of FACTS controller for power flow)

  • 박성욱;서보혁;백영식
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2004년도 심포지엄 논문집 정보 및 제어부문
    • /
    • pp.16-18
    • /
    • 2004
  • The flexible AC transmissions system (FACTS) is the underpinning concept upon which are based promising means to avoid effectively power flow bottlenecks and ways to extend the loadability of existing power transmission networks. This paper proposes a method by which the optimal locations of the FACTS to be installed in power system under cost function. The optimal solution of this type of problem requires large scale nonlinear optimization techniques. We used Lagrange multipliers to solve a nonlinear equation with equality and ineaquality constraints. Case studies on the standard IEEE 14 bus system show that the method can be implemented successfully and that it is effective for determining the optimal location of the FACTS.

  • PDF

IEC 방식을 이용한 고장계산 소프트웨어 개발에 관한 연구 (A Study on the Development of Fault Calculation S/W using IEC Standard)

  • 윤상윤;이남호
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2004년도 하계학술대회 논문집 A
    • /
    • pp.415-417
    • /
    • 2004
  • 본 논문은 계통의 고장해석을 위한 소프트웨어의 개발에 대해 다루었다. 일반적으로 고장 계산방식은 lEC 및 IEEE 방식으로 나눌 수 있으며 본 논문에서 활용한 IEC 방식은 각 지로 별 고장전류를 계산하여 이를 합산하여 최종적으로 고장점의 전류를 계산하는 방식이다. 계산된 결과는 최대 비대칭 전류, 대칭 전류, 차단 전류, 직류 전류 및 비대칭 차단전류 등으로 나뉘어 지며 보호기기 설정 시 차단시간 및 용량, 투입 용량 등의 결정에 활용된다. Y-Bus 행렬을 이용하여 IEC 고장계산 알고리즘을 구현하였으며 구성된 알고리즘의 검증을 위해 8모선 및 24모선 계통에 대해 사례연구를 수행하였다 사례연구 결과를 수계산 본 논문의 소프트웨어 및 상용 소프트웨어의 연산 결과와 비교하였다.

  • PDF

병렬 분산 환경에서의 DEVS 형식론의 구현 (An Implementation of the DEVS Formalism on a Parallel Distributed Environment)

  • 성영락
    • 한국시뮬레이션학회논문지
    • /
    • 제1권1호
    • /
    • pp.64-76
    • /
    • 1992
  • The DEVS(discrete event system specificaition) formalism specifies a discrete event system in a hierarchical, modular form. DEVSIM++ is a C++based general purpose DEVS abstract simulator which can simulate systems modeled by the DEVS formalism in a sequential environment. This paper describes P-DEVSIM++which is a parallel version of DEVSIM++ . In P-DEVSIM++, the external and internal event of DEVS models can by processed in parallel. For such processing, we propose a parallel, distributed optimistic simulation algorithm based on the Time Warp approach. However, the proposed algorithm localizes the rollback of a model within itself, not possible in the standard Time Warp approach. An advantage of such localization is that the simulation time may be reduced. To evaluate its performance, we simulate a single bus multiprocessor architecture system with an external common memory. Simulation result shows that significant speedup is made possible with our algorithm in a parallel environment.

  • PDF

MIL-STD-1553B 데이터 버스를 이용한 CDTI 기능을 구현한 MFD 제작 (The Development of MFD with CDTI Using the MIL-STD-1553B Data Bus)

  • 홍교영;안동만;홍승범
    • 한국항행학회논문지
    • /
    • 제14권3호
    • /
    • pp.313-320
    • /
    • 2010
  • 21C세기 항공교통량의 급속적인 증가에 대비하여, 국제민간항공기구(ICAO)는 1980년대부터 새롭게 개발된 CNS/ATM 시스템에 대한 연구를 시작하였고, 2010년 이후에는 기존의 항공운항 시설로는 폭발적으로 증가하는 교통량을 해결하지 못할 것으로 예상하고 있다. 이러한 이유로 새로운 CNS/ATM 시스템이 추후에 국제 표준 시스템이 될 것이다. CNS/ATM 시스템의 감시 및 감독의 중요한 역할을 담당한 ADS-B는 항공기 조종사, 지상의 항공교통관제사, 그리고 지상 이동체의 운용자 등에게 항공교통정보를 실시간으로 정보를 공유하는 것이다. 제공된 정보는 MFD를 통하여 정확하게 디스플레이하게 된다. 본 논문에서는 새로운 CNS/ATM을 제공하는 MFD 시스템을 개발하였고, 성능을 검증하기 위해서 테스트베드를 구성하였고 우수한 성능을 확인하였다.

새로운 저가형 고속 RF 자동화 테스트 시스템 (New Challenges for Low Cost and High Speed RF ATE System)

  • Song, Ki-Jae;Lee, Ki-Soo;Park, Jongsoo;Lee, Jong-Chul
    • 한국전자파학회논문지
    • /
    • 제15권8호
    • /
    • pp.744-751
    • /
    • 2004
  • 본 논문에서는 RF소자들의 테스트시 비용 절감을 극대화 할 수 있는 저가형 고속 RF 자동화 테스트 시스템(Automatic Test Equipment, ATE)의 제작에 관하여 다루어진다. 제작된 RF ATE는 고속의 스위칭 시간과 고정밀 디지타이저를 포함한 16개의 독립적인 RF 입출력 단자를 갖고 있으며 산업 표준인 VXI(Versus module eXtensions for Instrument)와 GPIB(General Purpose Interface Bus) 인터페이스를 사용하여 구성된다. 또한 소자의 생산효율을 극대화하기 위하여 동시에 4개의 소자를 테스트할 수 있도록 시스템이 구성된다. 마지막으로 현재 가격 경쟁이 상당히 심한 소자 중 하나인 RF 전력증폭모듈올, 제작된 RF ATE를 이용하여 테스트를 진행하여 시스템 성능을 검증한다.

철도 발리스 응용을 위한 DBPL 인코더 설계 연구 (The Study on DBPL Encoder Design for Railway Balise Application)

  • 이정준;양도철;김성진;김봉섭;김유현
    • 한국ITS학회 논문지
    • /
    • 제16권2호
    • /
    • pp.161-170
    • /
    • 2017
  • 발리스는 열차의 안전한 운행을 위하여 철도의 레일 사이에 설치하여 운영하는 장치로, 텔레그램이라 칭하는 정보(거리 구배 속도 임시 속도제한 등의 가변정보)를 무선으로 통과하는 열차에 전송하는 기능을 갖는다. 본 연구는 이에 필요한 DBPL 인코더의 설계에 대한 것이다. 일반적으로 발리스를 위한 DBPL 인코더는 전용 ASIC이나 FPGA를 통하여 구현하고 있으나, 본 연구에서는 범용의 저전력 마이크로컨트롤러(STM32L4 Series)를 활용하여 설계하였다. 본 연구의 DBPL인코더는 펌웨어 방식의 논리적 1차 처리 수단과 마이크로컨트롤러 내장 SPI Bus 등을 이용한 물리적 출력수단으로 구분하여 설계하였다. 본 연구의 DBPL 인코더는 유로발리스 표준에서 요구하는 564.48Kbps의 속도로 동작 가능함을 확인하였다.