• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1995년도 추계학술대회 논문집 학회본부
• /
• pp.6-8
• /
• 1995

This paper describes the characteristic- analysis and tile optimum design of the single-phase permanent-split condenser motor. The equivalent circuit is constructed by the symmetrical coordinate method and proved its validity by comparing with the experimental data. Then, the numerical optimization technique is applied to improve the efficiency of the motor.

• 한국언어정보학회:학술대회논문집
• /
• 한국언어정보학회 2007년도 정기학술대회
• /
• pp.182-191
• /
• 2007

This paper gives a thorough investigation into Mandarin sentence-final particles (henceforth SFPs). First I induce core grammatical functions and semantic interpretations of SFPs. Based on Rizzi's (1997) Split CP hypothesis, I make some modifications to accommodate Mandarin SFPs and map them onto separate functional heads within a proper hierarchy. I also examine some empirical evidence of head directionality and tentatively assume Mandarin C is head-initial. To explain the surface head-final order, in light of Chomsky's (2001) Phase Theory and Hsieh's (2005) revised Spell-out hypothesis, I pose a CP complement to Spec movement. Following Moro's (2000) idea, I further claim the motivation behind is to seek for antisymetry.

• 지구물리와물리탐사
• /
• 제1권2호
• /
• pp.116-126
• /
• 1998

본 논문은 파동장의 심도방향으로의 외삽(extrapolation) 을 사용한 데이터밍 기법을 소개한다. 개발된 기법은 phase-shift, split-step, 또는 유한차분과 같은 다양한 파동장 외삽기법들을 사용할 수 있다. 데이터밍 알고리즘을 유도하기 위해, 우선 평면에 정의 되어 있는 파동장을 임의의 굴곡을 갖는 면으로 외삽을 수행하는 모델링 연산자를 대수학적으로 구한 후, 본 모델링 연산자에 어드조인트(adjoint)관계에 있는 연산자를 대수학적으로 구하여 데이터밍 연산자를 얻었다. 다양한 외삽방법을 사용한 데이터밍 알고리즘의 실험에서 매우 만족스러운 결과를 얻을 수 있었다.

• 한국정보통신학회논문지
• /
• 제7권8호
• /
• pp.1751-1758
• /
• 2003

본 논문에서는 V55 마이크로프로세서로 제어되는 반브릿지 인버터를 사용하여 영구 콘덴서형 단상유도 전동기의 가변속 구동에 대해 연구하였다. Patel의 알고리즘을 이용한 SHE(Selected Harmonic Elimination) PWM 구동방식에 의한 V/F 제어로 출력전압의 고조파분을 제거할 수 있으며, 속도의 제어 범위가 넓어짐을 알 수 있었다. 제안한 방법을 시뮬레이션과 실험의 결과로 입증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.884-885
• /
• 2007

This paper presents an window based user-friendly designed characteristics analysis program of permanent-split capacitor single-phase induction motor. For the analysis, equivalent magnetic circuit and symmetrical coordinate method are used. The saturation effect and iron loss of stator and rotor core are considered. The analysis program is made to GUI type which can be used easily by many elementary designer. The accuracy of analysis is verified by comparison with experimental results.

• 한국정보기술학회논문지
• /
• 제17권3호
• /
• pp.43-50
• /
• 2019

본 논문에서는 수직 분할 링 공진기(VSRR, Vertical Split Ring Resonator)를 적용하여 전기적 크기를 축소시킨 발진기를 제안하였다. VSRR은 유전체 기판의 상면과 하면에 일렬로 놓인 마이크로스트립 라인간에 발생하는 커패시턴스와 인덕턴스에 의해서 공진기로 동작하는 분리형 링 공진기(Split Ring Resonator)형태이며, 마이크로스트립 라인을 이용한 일반적인 hairpin 형태 또는 평면형 링 공진기에 비해 공진 회로의 전기적 크기를 축소할 수 있는 장점이 있다. 본 논문에서는 S-band에서 동작하는 VSRR을 설계하고, 이를 공진회로로 사용한 발진기를 설계 및 구현한 결과를 제시하였다. 제안된 발진기는 2.4GHz에서 5.9dBm의 출력을 나타내었으며, 오프셋 주파수 100kHz에서 -112.58dBc@Hz, 1MHz에서 -137.36dBc@Hz의 위상잡음 특성을 나타내었다.

• 한국전자파학회논문지
• /
• 제17권11호
• /
• pp.1132-1142
• /
• 2006

본 연구는 송전 선로 여러 가지 유형의 극저주파 자기장 저감 적용 모델을 조사하고 그 효과를 분석하였다. 본 연구에서는 154 kV 수평 배열 송전 선로를 기본으로 하여 적용 가능한 다양한 자기장 저감 모델에 대하여 적용시 얻게 되는 자기장 저감지수(Field Reduction Factor)를 검토하였다. 그 결과 compact 모델 채용시에는 상간거리 compact화 비율과 자기장 저감지수가 거의 비례하였으며, diamond 모델 및 transposed 선로 배치의 경우는 50 %에 근접한 자기장 저감이 가능하였다. 배전 선로에 적용이 가능한 삼각형 배열은 33 % 정도, 2회선 split는 50 % 정도 저감 효과가 나타나는 것으로 분석되었으며 수평 multi split 모델의 경우는 80 %까지 자기장 저감을 얻을 수 있었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2000년도 전력전자학술대회 논문집
• /
• pp.317-320
• /
• 2000

This paper proposes a voltage compensation method to improve the control performance of B4 inverter which is studied for low-cost drive systems. The B4 inverter employs only four switches and it has a center-tapped connection in the split dc-link capacitors to one phase of a three-phase motor. In the B4 topology unbalan-cd three-phase voltages will be generated by the dc link voltage ripple. To solve this problem we present a voltage compensation method which adjusts switching times considering dc link voltage ripple. The proposed method is verified by simulation results,

• Nuclear Engineering and Technology
• /
• 제41권7호
• /
• pp.885-892
• /
• 2009

This manuscript will discuss a numerical method where the six equations of two-phase flow, the solid heat conduction equations, and the two equations that describe neutron diffusion and precursor concentration are solved together in a tightly coupled, nonlinear fashion for a simplified model of a nuclear reactor core. This approach has two important advantages. The first advantage is a higher level of accuracy. Because the equations are solved together in a single nonlinear system, the solution is more accurate than the traditional "operator split" approach where the two-phase flow equations are solved first, the heat conduction is solved second and the neutron diffusion is solved third, limiting the temporal accuracy to $1^{st}$ order because the nonlinear coupling between the physics is handled explicitly. The second advantage of the method described in this manuscript is that the time step control in the fully implicit system can be based on the timescale of the solution rather than a stability-based time step restriction like the material Courant limit required of operator-split methods. In this work, a pilot code was used which employs this tightly coupled, fully implicit method to simulate a reactor core. Results are presented from a simulated control rod movement which show $2^{nd}$ order accuracy in time. Also described in this paper is a simulated rod ejection demonstrating how the fastest timescale of the problem can change between the state variables of neutronics, conduction and two-phase flow during the course of a transient.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제10권1호
• /
• pp.1-10
• /
• 2010

This paper proposes a two-phase clocked adiabatic static CMOS logic (2PASCL) circuit that utilizes the principles of adiabatic switching and energy recovery. The low-power 2PASCL circuit uses two complementary split-level sinusoidal power supply clocks whose height is equal to $V_{dd}$. It can be directly derived from static CMOS circuits. By removing the diode from the charging path, higher output amplitude is achieved and the power consumption of the diode is eliminated. 2PASCL has switching activity that is lower than dynamic logic. We also design and simulate NOT, NAND, NOR, and XOR logic gates on the basis of the 2PASCL topology. From the simulation results, we find that 2PASCL 4-inverter chain logic can save up to 79% of dissipated energy as compared to that with a static CMOS logic at transition frequencies of 1 to 100 MHz. The results indicate that 2PASCL technology can be advantageously applied to low power digital devices operated at low frequencies, such as radio-frequency identifications (RFIDs), smart cards, and sensors.