• 청정기술
• /
• 제14권2호
• /
• pp.95-102
• /
• 2008

친환경적인 대체 세정제를 채택하기 위해서는 세정제의 세정성, 환경성, 경제성을 평가하여 체계적인 선정절차에 의거하여 도입 적용하여야 하며 객관적이고 효율적인 세정성 평가방법의 정립이 현시점에서 매우 중요하다. 따라서 본 연구에서는 여러 세정성 평가 방법들 중 광전자방출법(optically stimulated electron emission)(OSEE)을 활용한 세정성 평가에 관한 연구를 하였다. 실험에 사용된 오염물은 플럭스, 솔더, 그리스, 절삭유, 그리고 그리스 35%와 절삭유 65%을 혼합하여 만든 혼합 오염물로서 세정제에 의한 이들의 세정성을 평가하였다. 본 연구실에서 개발하였거나 조제한 세정제를 이용하여 세정 후 OSEE법 측정 결과와 중량법 및 접촉각측정법에 의한 세정성 평가방법을 비교 분석하였다. 본 연구 결과로 플럭스와 혼합오염물을 세정한 경우의 OSEE 세정효율은 중량법과 거의 유사한 결과를 나타내었지만, 솔더와 그리스 세정의 경우는 UV를 반사 또는 흡수하여 중량법과 비교할 수 없었다. 그리고 절삭유 세정의 경우 실질적으로 눈에 보일 정도로 피세정물 표면에 오염물이 남아 있음에도 불구하고 중량법 측정 시 100%의 세정효율을 보임으로써 중량법 측정의 한계를 보였지만 OSEE법으로는 미소잔류 절삭유의 존재를 측정할 수 있었다. 또한 OSEE법과 접촉각측정법의 세정성을 비교측정한 결과로 플럭스, 혼합 오염물 그리고 절삭유의 세정성 평가는 OSEE법과 접촉각측정법이 유사한 세정효율을 보여주었다. 그리고 솔더와 그리스 세정은 접촉각측정법이 OSEE법보다 더욱 정밀하게 세정성을 평가할 수 있는 것으로 판단되었다.

• 한국컴퓨터정보학회논문지
• /
• 제27권11호
• /
• pp.115-121
• /
• 2022

표면실장기술(SMT)에서 솔더 크림을 바르는 장비인 스크린 프린터는 패드가 작아지면서 도포 불량이 많이 발생한다. 이를 해결하기 위해 최근에는 젯 프린터를 사용하고 있다. 그런데 젯 프린터 헤드에 적용하는 밸브의 끝단 노즐을 깨끗하게 청소하지 않으면 과납이나 오도포가 발생한다. 이를 방지하기 위해서는 노즐을 주기적으로 청소해줘야 한다. 본 논문에서는 젯 프린터의 안정적인 솔더 크림 도포를 위하여 기존 기술보다 더욱 안정적으로 청소하는 방법을 제시하였다. 이 방법은 35mm 폭의 무진천을 재단하여 롤 형태로 감아 놓고, 반대쪽에 DC 기어드 모터로 회전시켜 닦는다. 그 결과 약 2,000회 도팅 주기로 청소를 했을 때 노즐 표면에 솔더 페이스트가 남지 않고 잘 닦이는 것을 확인하였다.

• 청정기술
• /
• 제12권4호
• /
• pp.250-258
• /
• 2006

CFC-113과 1,1,1-trichloroethane 등과 같은 CFC 화합물은 화학적 안정성 및 열역학적 특성 등이 우수하고, 불연성이며, 부식성이 없는 화합물로 오랜 시간 동안 전 산업에 걸쳐 널리 사용 되어 왔다. 하지만, 1989년 지구 환경의 보호를 위해 이들의 생산과 사용을 규제하는 국제협약인 '오존층 파괴물질에 관한 몬트리올 의정서'가 체결되어 대체 세정제가 요구되고 있다. 본 연구에서는 세정 시스템을 변화시키지 않고 세정력이 우수하면서 환경 친화적이며 인체 유해도가 낮으며 부식성 물질을 발생 시키지 않는 비수계 세정제를 개발하고자 하였다. 이를 위하여 글리콜 에테르계의 용매와 파라핀계 탄화수소 물질을 일정 비율로 혼합, 배합하면서 실록산을 첨가하여 비수계 세정제를 배합 제조하였다. 그리고 이들 세정제의 물성과 세정성을 평가하여 대체 세정제로서의 가능성을 평가하였다. 배합세정제의 물성측정 결과 밀도와 표면장력이 낮아 오염물에 대한 침투력이 우수할 것으로 예상되었고 인화점과 증기압 측정값으로 세정제의 안전성을 평가할 수 있었다. 플럭스, 솔더 및 그리스에 대한 세정성능 측정결과 높은 세정성능을 보여주었고 피세정물의 표면에 잔류물이 생성되지 않았다. 결과적으로, 규제물질과 동등한 세정능력을 지니며 침투력이 우수하고 인체 유해도가 낮은 세정제를 개발할 수 있었다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2003년도 기술심포지움 논문집
• /
• pp.151-155
• /
• 2003

The requirements for harsh environment electronic controllers in automotive applications have been steadily becoming more and more stringent. Electronic substrate technologists have been responding to this challenge effectively in an effort to meet the performance, reliability and cost requirements. An effect of the plasma cleaning at the alumina substrate and the IMC layer between $Sn-37wt\%Pb$ solder and Ag-Pd thick film conductor after reflow soldering has been studied. Organic residual carbon layer was removed by the substrate plasma cleaning. So the interfacial adhesive strength was enhanced. As a result of AFM measurement, Ag-Pd conductor pad roughness were increased from 304nm to 330nm. $Cu_6Sn_5$ formed during initial ref]ow process at the interface between TiWN/Cu UBM and solder grew by the succeeding reflow process so the grains had a large diameter and dense interval. A cellular-shaped $Ag_3Sn$ was observed at the interface between Ag-Pd conductor pad and solder. The diameters of the $Ag_3Sn$ grains ranged from about $0.1\~0.6{\mu}m$. And a needle-shaped $Ag_3Sn$ was also observed at the inside of the solder.

• 청정기술
• /
• 제17권4호
• /
• pp.306-313
• /
• 2011

인쇄회로기판(PCB)과 같은 전자부품을 제조시에 솔더링을 하기 위하여 플럭스나 솔더페이스트를 사용하며 솔더링 후에 부품에 잔류한 플럭스나 솔더페이스트를 제거하여야하는데 이것은 이들 물질이 잔류하였을 경우 부식이나 누전을 초래하여 부품의 성능을 떨어뜨리거나 고장을 일으킬 수 있다. 솔더링 후에 플럭스와 솔더플럭스 잔류물을 제거하기 위하여 오존파괴물질 세정제인 1,1,1-trichloroethane이나 HCFC-141b가 아직까지 많이 사용되고 있다. 본 연구에서는 이들 오존파괴성질을 가진 세정제를 대체하기 위하여 인화점이 존재하지 않는 비수계세정제를 개발하였고 산업현장 적용도 시도해 보았다. 인화점이 존재하지 않는 세정제를 개발하기 위해 탄화수소계 용제를 주 용제로 하고 글리콜에테르계, 에스테르계 및 불소계 용제를 첨가하여 비수계세정제를 배합하였고 이들의 물성 및 세정성을 평가하였다. 그리고 이들 배합세정제 중에 세정력이 뛰어난 세정제를 현장에 적용하여 보았다. 또한 배합된 비수계세정제의 사용후에 재활용 가능성을 평가하기 위하여 감압증류장치를 가동하여 사용 후의 세정제를 재활용시에 요구되는 운전 조건과 재활용율을 구하여 보았다. 배합세정제의 물성 측정 결과 모두 표면장력이 18.0~20.4 dyne/cm으로 비교적 낮았고 습윤지수도 비교적 높아 오염물에 대한 습윤력과 침투력이 우수할 것으로 기대되었고 불소계용제를 첨가하여 배합한 세정제는 인화성이 없음이 확인되어 사용하고 보관하기에 안전하리라 사료된다. 플럭스 및 솔더페이스트 세정 연구 실험 결과 대체목표세정제인 1,1,1-TCE와 HCFC-141b보다 세정력이 우수함을 확인할 수 있었다. 그리고 배합세정제 중에 우수한 세정제를 선정하여 HCFC-141b를 사용하는 산업현장의 PCB 세정에 적용한 결과 HCFC-141b보다 우수한 세정을 나타내어 산업현장에 적용 가능성을 보여 주었다. 또한 이들 제품을 감압증류장치를 이용하여 재활용 가능성을 평가 결과 운전조건 $100{\sim}110^{\circ}C$, 20~30 mbar에서 91.9~97.5%를 재활용할 수 있음을 보여주었다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2000년도 Proceedings of 5th International Joint Symposium on Microeletronics and Packaging
• /
• pp.43-55
• /
• 2000

In traditional electronic packages the die and the substrate are interconnected with fine wire. Wire bonding technology is limited to bond pads around the peripheral of the die. As the demand for I/O increases, there will be limitations with wire bonding technology. Flip chip technology eliminates the need for wire bonding by redistributing the bond pads over the entire surface of the die. Instead of wires, the die is attached to the substrate utilizing a direct solder connection. Although several steps and processes are eliminated when utilizing flip chip technology, there are several new problems that must be overcome. The main issue is the mismatch in the coefficient of thermal expansion (CTE) of the silicon die and the substrate. This mismatch will cause premature solder Joint failure. This issue can be compensated for by the use of an underfill material between the die and the substrate. Underfill helps to extend the working life of the device by providing environmental protection and structural integrity. Flux residues may interfere with the flow of underfill encapsulants causing gross solder voids and premature failure of the solder connection. Furthermore, flux residues may chemically react with the underfill polymer causing a change in its mechanical and thermal properties. As flip chip packages decrease in size, cleaning becomes more challenging. While package size continues to decrease, the total number of 1/0 continue to increase. As the I/O increases, the array density of the package increases and as the array density increases, the pitch decreases. If the pitch is decreasing, the standoff is also decreasing. This paper will present the keys to successful flip chip cleaning processes. Process parameters such as time, temperature, solvency, and impingement energy required for successful cleaning will be addressed. Flip chip packages will be cleaned and subjected to JEDEC level 3 testing, followed by accelerated stress testing. The devices will then be analyzed using acoustic microscopy and the results and conclusions reported.

• ETRI Journal
• /
• 제33권4호
• /
• pp.637-640
• /
• 2011

A novel bumping material, which is composed of a resin and Sn3Ag0.5Cu (SAC305) solder power, has been developed for the maskless solder-on-pad technology of the fine-pitch flip-chip bonding. The functions of the resin are carrying solder powder and deoxidizing the oxide layer on the solder power for the bumping on the pad on the substrate. At the same time, it was designed to have minimal chemical reactions within the resin so that the cleaning process after the bumping on the pad can be achieved. With this material, the solder bump array was successfully formed with pitch of 150 ${\mu}m$ in one direction.

• 마이크로전자및패키징학회지
• /
• 제11권1호
• /
• pp.1-6
• /
• 2004

자동차 전장품의 시험환경 조건이 엄격해짐에 따라, 전장품 개발 기술자들은 이에 부합하는 성능, 신뢰성, 비용 등을 고려한 보다 효과적인 제품 설계를 위해 노력하고 있다. 본 논문에서는 ECM 알루미나 기판의 플라즈마 세척 영향과 리플로우 후 Sn-37wt%Pb 솔더와 패드 접합부 계면에서 형성되는 금속간 화합물을 관찰하였다. 기판의 플라즈마 세척은 계면 접착력을 저해하였던 C에 의한 유기 잔류물 층이 제거되어 계면 접착력을 향상시키는 효과가 있다. 또한 AFM 분석 결과 도체 패드의 표면 거칠기는 304 nm에서 330 m로 증가하였다. 리플로우 과정에서 솔더와 TiWN/Cu 패드 계면에서 형성된 $Cu_6/Sn_5$는 리플로우 횟수가 증가할 수록 결정립의 크기도 조대화되었다. 솔더와 Ag-Pd 도체패드 계면에서는 세포질 형태의 $Ag_3Sn$화합물이 관찰되었다. $Ag_3Sn$은 지름이 약 0.1∼0.6 $\mu\textrm{m}$이며, 솔더 내부에서는 침상 모양도 관찰되었다.

• 마이크로전자및패키징학회지
• /
• 제22권1호
• /
• pp.69-74
• /
• 2015

첨단 전자기기에 사용되는 전자부품의 크기와 접속피치가 감소하면서 리플로우 공정 후 플럭스 잔사의 세정이 어려워짐에 따라 무세정 솔더 페이스트에 대한 요구가 증가하고 있다. 본 연구에서는 SAC305 솔더분말과 에폭시 레진을 주성분으로 하는 경화성 플럭스를 혼합하여 제조한 에폭시 경화형 솔더 페이스트에 대하여 리플로우 공정성, 플럭스 잔사의 부식성, 솔더볼 및 보드레벨 BGA 패키지 솔더 접합부의 기계적 거동을 기존 로진계 솔더 페이스트와 비교하여 평가하였다. 에폭시 경화형 솔더 페이스트는 솔더 접합부 주변에 경화물 필렛을 형성한 것으로 보아 플럭싱 작용에 의해 솔더 접합부가 형성된 이후에 경화반응이 진행되는 것을 확인할 수 있었으며, 동판에 대한 젖음성 시험을 통해 기존상용 솔더 페이스트 정도의 납퍼짐성을 갖는 것을 알 수 있었다. 리플로우 후 동판에 대한 고온 고습 시험을 통해 에폭시 경화형 솔더 페이스트는 동판 부식을 전혀 발생시키지 않는 것으로 나타났는데, 이는 FT-IR 분석결과 에폭시 경화반응을 통해 단단히 고정된 결과로 생각되었다. 볼전단, 볼당김 및 다이전단 시험 결과, 솔더 접합부 주변에 형성된 경화물 필렛은 솔더 표면과 접착본딩을 형성하며, 다이전단강도를 15~40% 정도 향상시키는 것으로 보아 에폭시 경화형 솔더 페이스트는 플럭스 잔사 세정공정의 생략과 함께 솔더 접합부 보강효과를 통해 패키지 신뢰성 향상에도 기여할 수 있을 것으로 생각되었다.

• ETRI Journal
• /
• 제35권6호
• /
• pp.1152-1155
• /
• 2013

A cost-effective and simple solder on pad (SoP) process is proposed for a fine-pitch microbump interconnection. A novel solder bump maker (SBM) material is applied to form a 60-${\mu}m$ pitch SoP. SBM, which is composed of ternary Sn3.0Ag0.5Cu (SAC305) solder powder and a polymer resin, is a paste material used to perform a fine-pitch SoP through a screen printing method. By optimizing the volumetric ratio of the resin, deoxidizing agent, and SAC305 solder powder, the oxide layers on the solder powder and Cu pads are successfully removed during the bumping process without additional treatment or equipment. Test vehicles with a daisy chain pattern are fabricated to develop the fine-pitch SoP process and evaluate the fine-pitch interconnection. The fabricated Si chip has 6,724 bumps with a 45-${\mu}m$ diameter and 60-${\mu}m$ pitch. The chip is flip chip bonded with a Si substrate using an underfill material with fluxing features. Using the fluxing underfill material is advantageous since it eliminates the flux cleaning process and capillary flow process of the underfill. The optimized bonding process is validated through an electrical characterization of the daisy chain pattern. This work is the first report on a successful operation of a fine-pitch SoP and microbump interconnection using a screen printing process.