• 서비스연구
• /
• 제8권1호
• /
• pp.59-72
• /
• 2018

서비스 관점에서 국제표준기구가 요구하는 수준의 인증 서비스를 SW 개발과정에 도입하는 것은 매우 중요하다. 그 이유는 우리 산업에서 ICT가 차지하는 비중이 매우 높을 뿐만 아니라, ICT 관련 SW에 대한 국제적인 수준의 인증은 필수적이기 때문이다. 그리고 이를 위해서 ADONIS와 같은 과학적이며 체계적인 도구를 기반으로 한 인증 서비스가 절대적으로 요구된다. 본 논문에서는 이러한 시대적, 사회적 요구에 부응할 수 있는 하나의 새로운 방법 체계를 제시하였다. 이 체계는 우리 산업에 국제적인 수준에서 요구되는 SW의 안전성에 대한 인증 서비스를 제공하였고, 이러한 서비스는 다른 영역에도 적용될 수 있다. 이러한 체계를 설명하기 위해 EU우주항공국의 표준안 중 ECSS-E-40의 인증을 위한 서비스의 설계와 이에 대한 보증이 어떻게 이루어지는지 서비스 공학 측면에서 살펴보고, ADONIS를 통해서 보여주고자 한다. 본 논문은 E-40 표준안의 항목 중 SW의 명세와 검증에 관해 집중하며, 검증의 대상은 안전성(Safety)을 우선으로 한다.

• 한국시뮬레이션학회논문지
• /
• 제27권3호
• /
• pp.23-36
• /
• 2018

이산사건시스템명세(DEVS) 형식론은 이산사건시스템을 모듈러하고 계층적으로 모델링할 수 있는 잘 정의된 의미론을 제공하고 있어 이산사건시스템 모델링 시뮬레이션 (M&S)에 많이 사용되어 왔다. 이러한 수학적 표현 대신에 DEVS 다이어그램은 복잡한 시스템을 보다 직관적이며 편리한 표현력을 제공한다. 본 논문은 DEVS 다이어그램을 이용하여 표현된 모델을 시뮬레이션 코드로 체계적으로 구현하며 검증하는 DEVS 클린룸 프로세스를 제안하였다. 구체적으로, 주어진 다이어그램 모델의 적합성 검사, 테이블 DEVS 모델로의 변환, 마지막으로 시뮬레이션 소스코드로 변환하는 방법과 역으로 추적성을 기반으로 한 검사기법을 통해 정적 검증하는 구체적인 방법을 제시하였다. 간단한 예제를 통해 제안된 프로세스를 적용하는 구체적인 방법을 설명하였으며, 적용사례 통해 제안된 기법이 실용적으로 적용 가능한 효과적인 프로세스임을 확인하였다.

• 한국소프트웨어감정평가학회 논문지
• /
• 제16권1호
• /
• pp.37-44
• /
• 2020

소프트웨어의 유사성 비교는 소스코드를 대상으로 한다. 소스코드는 프로그램 언어로 표현된 개발자의 지적 저작권으로 보호된다. 문서형식으로 작성된 프로그램 소스코드는 개발자의 전문지식과 아이디어가 포함된 내용을 포함하고 있다. 소프트웨어 저작권의 불법도용을 판단하기 위한 감정 작업은 원본과 비교본의 소스 코드를 대상으로 파일의 구성과 내용을 검증하는 방법으로 수행된다. 그러나 실제적으로 피고소인 측의 불성실한 목적물 제공으로 소스코드의 일대일 비교감정이 어려운 상황이 증가하고 있다. 이 경우 실행코드에 대한 비교감정이 수행되어야 하며, 역어셈블 방법, 역공학기법, 기능실행의 시퀀스 분석 등의 간접적인 방법이 적용된다. 본 논문에서는 소스코드제공이 어려운 상황에서 시스템과 실행코드 파일을 대상하는 하는 감정 사례를 통해 간접적인 비교결과의 유효성에 대해 분석하고, 감정결과에 활용하는 방안을 제시한다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제12권2호
• /
• pp.141-148
• /
• 2006

본 논문에서는 정형 검증 도구를 이용한 보안 소프트웨어의 보안성을 검증하고 검증된 결과를 이용하여 안전한 보안 소프트웨어 개발 방안을 살펴본다. 정형 검증 기법에 따라 사용되어질 수 있는 각 정형 검증 도구들을 살펴보고 그 특성을 파악하여 보안 소프트웨어의 안정성과 신뢰성을 보장하는 적합한 도구들을 알아보고, 보안 소프트웨어 개발 방안을 제시한다. Z 언어를 이용하는 도구인 Z/EVES는 Z명세에 대한 분석 방법을 제시함으로써 보안 소프트웨어에서 가장 많이 사용되는 대표적인 정형 검증 도구이다. 본 논문에서는 보안 소프트웨어 검증을 위하여 C 언어로 작성된 보안 소프트웨어를 Z명세 언어로 변환하고 이것을 Z/EVES도구를 이용한다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2003년도 ICCAS
• /
• pp.706-710
• /
• 2003

In this paper, we will present brief design feature, implementations, and tests for verification of KOMPSAT-2 simulator, which is a subsystem of KOMPSAT-2 MCE. SIM is implemented on PC server to minimize costs and troubles on embedding onboard flight software into SIM, OOA/OOD methodology is employed to maximized S/W reusability, and XML is used for S/C characteristics, TC, TM and Simulation data instead of commercial DB. Consequently, we can reduce costs for the system, efforts embedding flight software, and maximize software reusability. SIM subsystem test was performed successfully.

• 전기학회논문지P
• /
• 제65권4호
• /
• pp.242-249
• /
• 2016

The railway system is being converted to the computer system from the existing mechanical device, and the dependency on software is being increased rapidly. Though the size and degree of complexity of software for railway system are slower than the development speed of hardware, it is expected that the size will be grown bigger gradually and the degree of complexity will be increased also. Accordingly, the validation of reliability and safety of embedded software for railway system was started to become influential as the important issue. Accordingly, various software test and validation activities are highly recommended in the international standards related railway software. In this paper, we presented a software coding analysis tool using symbolic execution for railway system, and presented its result of implementation.

• 전기학회논문지P
• /
• 제62권1호
• /
• pp.30-35
• /
• 2013

Many function of railway signalling system which is in charge of most core function in a railway system are being operated by the software according to the development of computer technology. Accordingly, the source code testing to verify the safety of the railway signalling system software becomes to be more important, and related international standards highly recommend verifications on the source code also. For this reason, several related studies on vital source code verification were executed from several years ago in Korea. This paper performed tests through the application to railway signalling system being applied to the existing actual domestic railway sites through automated testing tools for coding rules of signalling system software and another signaling system software under development in Korea recently, and analyzed their results.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제8권3호
• /
• pp.261-267
• /
• 2002

SOC(System On a Chip)에 대한 설계에서 설계 생산성을 향상시키기 위해서 가장 시급히 해결해야 할 과제가 하드웨어뿐만 아니라 소프트웨어가지도 함께 동시검증(co-verification)하여야 함으로서 설계검증에 과도하게 투입되는 비용과 시간을 줄이는 것이다. 본 논문에서는 이러한 설계검증 생산성을 효과적으로 높이기 위한 방법으로 HW/SW 동시검증을 수행할 수 있는 대표적인 두 방법들인 동시-시뮬레이션(co-simulation)과 동시-에뮬레이션(co-emulation)을 강하게 결합한 새로운 검증 방법인 집적 동시검증(integrated co-verification) 방법을 제안하였다. 또한, 상용화된 동시검증 툴인 Seamless CVE와 물리적 프로토타이핑 보드를 함께 사용하여 구성한 ARM/AMBA 플랫폼 기반의 집적 동시검증 환경을 직접 구성하고, 이를 이용하여 제안된 검증기법의 유용성을 실험적으로 확인하였다.

• ETRI Journal
• /
• 제33권3호
• /
• pp.423-433
• /
• 2011

This paper introduces an adaptive and integrated utterance verification (UV) framework using minimum verification error (MVE) training as a new set of solutions suitable for real applications. UV is traditionally considered an add-on procedure to automatic speech recognition (ASR) and thus treated separately from the ASR system model design. This traditional two-stage approach often fails to cope with a wide range of variations, such as a new speaker or a new environment which is not matched with the original speaker population or the original acoustic environment that the ASR system is trained on. In this paper, we propose an integrated solution to enhance the overall UV system performance in such real applications. The integration is accomplished by adapting and merging the target model for UV with the acoustic model for ASR based on the common MVE principle at each iteration in the recognition stage. The proposed iterative procedure for UV model adaptation also involves revision of the data segmentation and the decoded hypotheses. Under this new framework, remarkable enhancement in not only recognition performance, but also verification performance has been obtained.

• 융합신호처리학회논문지
• /
• 제13권4호
• /
• pp.211-219
• /
• 2012

본 논문에서는 VLBI상관서브시스템(VLBI Correlation Subsystem, VCS)의 상관블록 TCP/IP 출력데이터의 무결성 검사를 위한 소프트웨어의 개발과 상관출력 데이터의 손실을 방지하기 위한 성능개선 방법에 대해 기술한다. VCS의 상관결과는 TCP/IP 패킷 통신으로 데이터아카이브(Data Archive)에 저장된다. 본 논문에서는 데이터아카이브에 저장된 상관결과의 무결성을 확인하기 위해 VCS의 TCP/IP 패킷 정보를 이용한 무결성 검사 소프트웨어를 개발하였다. 개발한 소프트웨어를 이용하여 3단계의 무결성 검사 과정을 제안하고, 상관처리 실험을 통하여 제안방법의 유효성을 확인하였다. 또한 VCS와 데이터아카이브 사이에는 최소 적분시간 이내에 TCP/IP 패킷 통신이 완료되어야 하지만, 짧은 적분시간에 다량의 패킷과 대용량 데이터로 인해 패킷 손실이 발생할 뿐만 아니라 상관결과의 무결성 문제에도 영향을 미치는 것으로 확인되었다. 본 논문에서는 TCP/IP 패킷 손실의 원인을 분석하고 VCS의 FPGA(Field Programmable Gate Array) 설계에 대한 수정방법을 제시하여 상관결과의 무결성 문제를 해결하고자 한다.