• 제목/요약/키워드: SoC Platform

검색결과 228건 처리시간 0.027초

교육용 AVR 로봇의 자바기반 플랫폼 (Java based Platform for Educational Robots on AVR)

  • 이이섭;김성훈
    • 지능정보연구
    • /
    • 제15권3호
    • /
    • pp.17-29
    • /
    • 2009
  • C 언어는 AVR사의 ATmega128을 기반으로 하는 교육용 로봇 팔의 주 프로그래밍 언어다. C 언어는 교육용 로봇 팔을 제어하고 프로그램 학습하기 원하는 중학교 또는 고등학생들에게는 매우 어렵고 복잡하였다. 더구나, 통합개발환경, 디버딩 및 테스팅 환경도 제공하지 못하였다. 본 연구에서는 이러한 문제를 해결하기 위하여 교육용 로봇을 위한 자바 기반의 통합 개발 플랫폼을 제안하였다. 이 플랫폼은 교육용 로봇 팔을 위한 최신의 초소형 자바 가상 머신(NanoVM), 이클립스 플러그인을 사용한 통합개발환경, 실제 로봇을 연결하지 않아도 테스트 및 디버깅을 할 수 있는 3차원 시뮬레이터를 포함하고 있다. 이러한 자바 개발환경은 어린 학생들이 매우 용이한 교육용 로봇 팔 학습환경을 제공하게 되었다.

  • PDF

eHSPA 규격을 만족하는 FPGA모뎀 플랫폼 설계 및 검증기법 (FPGA Modem Platform Design for eHSPA and Its Regularized Verification Methodology)

  • 권현일;김경호;이충용
    • 대한전자공학회논문지SD
    • /
    • 제46권2호
    • /
    • pp.24-30
    • /
    • 2009
  • 본 논문에서는 3GPP(Third Generation Partnership Project) Release 7 eHSPA(High Speed Packet Access for Evolution) UE(User Equipment) FDD(Frequency Division Duplex) 규격을 만족하는 단말 모뎀의 FPGA(Field Programmable Gate Array) 플랫폼 설계 및 이를 기반으로 한 효율적인 검증 방법에 대해 제안한다. 구현된 FPGA 모뎀 플랫폼은 물리 계층 지원을 위한 모뎀 보드, MCU(Micro Controller Unit)와 DSP(Digital Signal Processor) 코어로 구성되어 모뎀 보드를 제어를 위한 제어 보드, 그리고 RF(Radio Frequency) 및 기타 장비 접속을 위한 주변장치(Peripheral) 보드 등으로 구성된다. 그리고 검증 단계는 하드웨어-소프트웨어 연동 상관 정도에 따라 단순 기능 검증, 시나리오 검증 그리고 호 처리 및 시스템 성능 검증 등으로 규정화하여 진행되었고, 실제 구현적인 측면으로 저 전력 SoC(System On a Chip)를 위한 에뮬레이션 검증 기법도 제안한다.

멀티코어 DSP 기반 소프트웨어 정의 라디오 플랫폼을 활용한 LTE 전송 채널의 구현 (Implementation of LTE Transport Channel on Multicore DSP Software Defined Radio Platform)

  • 이진
    • 한국정보통신학회논문지
    • /
    • 제24권4호
    • /
    • pp.508-514
    • /
    • 2020
  • LTE (Long Term Evolution) 및 5G와 같이 지속적으로 발전하는 이동 통신 표준을 구현하기 위해 소프트웨어 정의 라디오 (SDR, Software Defined Radio) 개념은 뛰어난 유연성과 효율성을 제공한다. 수년 동안, 최고급 디지털 시그널 프로세서 (DSP, Digital Signal Processor) 시스템 온 칩 (SoC, System on Chip)은 멀티 코어 및 다양한 하드웨어 보조 프로세서를 지원하는 방향으로 개발되어왔다. 이 논문에서는 TI의 TCI663x 칩을 사용해 구현한 SDR 플랫폼 하드웨어에 대해 소개하고, 이 플랫폼 상에서 멀티 코어 DSP를 BCP (Bit Rate Coprocessor) 및 TPC (Turbo Decoder Coprocessor)와 연동하여 구현한 LTE 전송 채널 (Transport Channel)의 성능을 다양한 구현 옵션에 따라 평가한다.

블록 기반 압축 이미지 및 비디오를 위한 디블로킹 필터의 SoC 구현 (SoC Implementation of Deblocking Filter for Block-based Compressed Images and Videos)

  • 서광석;이주흥
    • 전기전자학회논문지
    • /
    • 제23권3호
    • /
    • pp.925-933
    • /
    • 2019
  • 본 논문에서는 Zynq Soc Platform의 부분 재구성 기능을 사용하여 영상 압축으로 생성된 blocking artifacts를 제거하는 후처리 시스템을 설계한다. 높은 연산량을 제공하고 실시간으로 1080p 영상을 처리하도록 부분 재구성이 가능한 FPGA(Field Programmable Gate Array) 영역에 디블로킹 필터를 구현한다. 또한 부분적으로 재구성 가능한 영역을 활용하여 제한된 환경의 임베디드 시스템에서 하드웨어 리소스를 보다 효율적으로 사용할 수 있다. 제안된 시스템의 실험결과는 디블로킹 필터처리 후 약 0.6dB의 PSNR 향상을 보여준다. Zynq SoC에서 구현된 필터가 동작할 때 68.33mW의 전력을 소모한다.

SoC의 성능 향상을 위한 크로스바 스위치 온칩 버스 설계 (Design of Crossbar Switch On-chip Bus for Performance Improvement of SoC)

  • 허정범;류광기
    • 한국정보통신학회논문지
    • /
    • 제14권3호
    • /
    • pp.684-690
    • /
    • 2010
  • 기존에 사용되는 대부분의 SoC는 공유버스 구조를 가지고 있어, 병목현상이 발생하는 문제점을 가지고 있다. 이러한 문제점은 SoC의 내부의 IP 수가 많을수록, 전체적인 SoC의 성능을 저하시키게 되어, CPU 자체의 속도보다는 전체적인 통신 분배에 의해 SoC의 성능이 좌우 된다. 본 논문에서는 공유버스의 단점인 병목현상을 줄이고 SoC의 성능을 향상시키기 위해 크로스바 스위치버스 구조를 제안한다. 크로스바 스위치 버스는 마스터 모률 8개, 슬레이브 모듈 16개까지 연결이 가능하며, 다중 버스 채널구조로 되어 있어 병렬통신이 가능하다. 또한 각 16개의 슬레이브 인터페이스마다 우선순위 정보가 저장된 아비터가 내장되어 하나의 마스터가 슬레이브를 독점하는 것을 방지하는 것과 동시에 효율적인 통신을 지원한다. OpenRISC 프로세서, VGA/LCD 제어기, AC97 제어기, 디버그 인터페이스, 메모리 인터페이스로 구성되는 SoC 플랫폼의 WISHBONE 온칩 공유버스 구조와 크로스바 스위치 버스구조의 성능을 비교한 결과, 기존의 공유버스보다 26.58%의 성능이 향상되었다.

The Study of Gain Optimization of Sliding Model Controller with Sliding Perturbation Observer by using of Genetic Algorithm

  • K.S. You;Park, M.K.;Lee, M.C.
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2000년도 제15차 학술회의논문집
    • /
    • pp.495-495
    • /
    • 2000
  • The Stewart platform manipulator is a closed-kinematis chain robot manipulator that is capable of providing high st겨ctural rigidity and positional accuracy. However, this is a complex structure, so controllability of the system is not so good. In this paper, it introduces a new robust motion control algorithm using partial state feedback for a class of nonlinear systems in the presence of modelling uncertainties and external disturbances. The major contribution of this work introduces the development and design of robust observer for the slate and the perturbation w.hich is integrated into a variable structure controller(VSC) structure. The combination of controller/observer gives rise to the robust routine called sliding mode control with sliding perturbation observer(SMCSPO). The optimal gains of SMCSPO are easily obtained by genetic algorithm. Simulation and experiment are presented in order to apply to the stewart platform manipulator. There results show highly' accuracy and performance.

  • PDF

Performance Analysis for MPEG-4 Video Codec Based on On-Chip Network

  • Chang, June-Young;Kim, Won-Jong;Bae, Young-Hwan;Han, Jin-Ho;Cho, Han-Jin;Jung, Hee-Bum
    • ETRI Journal
    • /
    • 제27권5호
    • /
    • pp.497-503
    • /
    • 2005
  • In this paper, we present a performance analysis for an MPEG-4 video codec based on the on-chip network communication architecture. The existing on-chip buses of system-on-a-chip (SoC) have some limitation on data traffic bandwidth since a large number of silicon IPs share the bus. An on-chip network is introduced to solve the problem of on-chip buses, in which the concept of a computer network is applied to the communication architecture of SoC. We compared the performance of the MPEG-4 video codec based on the on-chip network and Advanced Micro-controller Bus Architecture (AMBA) on-chip bus. Experimental results show that the performance of the MPEG-4 video codec based on the on-chip network is improved over 50% compared to the design based on a multi-layer AMBA bus.

  • PDF

ARM platform 기반의 스테레오 비전 SoC 설계 (Implementation of Area-based stereo algorithm on SoC based on ARM core)

  • 장지호;이호영;김준성;존모리스
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2005년도 추계종합학술대회
    • /
    • pp.703-706
    • /
    • 2005
  • 본 논문에서는 스테레오 비전 알고리즘을 ARM9 프로세서를 사용하는 SoC의 IP 개념으로 구현하였다. 구현하고자 하는 스테레오 비전 시스템을 기능에 따라서 하드웨어와 소프트웨어 모듈로 나누어서 성능을 최대화할 수 있도록 설계하였다. SAD correlator는 한 쌍의 이미지에 많은 계산을 필요로 하기 때문에 성능을 우선시하여 하드웨어로 구성하였고, 소프트웨어는 프로세서를 초기화 시키고, 인터럽트 처리와 SAD correlator, TFT-LCD controller, 메모리 등의 하드웨어를 제어하는 역할을 하는 firmware로 구성을 하였다. 메모리에 기저장된 영상정보를 스테레오 비전 알고리즘을 이용한 결과를 외부 TFT-LCD 모듈에서 필요로 하는 포맷에 맞게 변환시켜서 depth map을 출력하는 시스템을 ARM922T 프로세서가 내장된 Altera Excalibur를 target으로 설계하여 테스트 보드에서 정상적으로 동작하는 것을 확인하였다.

  • PDF

무선통신시스템 상위 검증을 위한 SoC 베이스플랫폼의 설계 (Design of SoC Base Platform for Wireless Communication)

  • 이진;박신종
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2002년도 하계종합학술대회 논문집(1)
    • /
    • pp.21-24
    • /
    • 2002
  • 갈수록 복잡해져 가는 시스템을 한번에 하나의 칩까지 완성하기란 쉬운 일이 아니다. 컴퓨터에서 시뮬레이션이 정상적으로 되었다고 해서 완벽한 동작을 보장하는 것도 아니다. 전체 시스템을 검증하는 것도 컴퓨터 시뮬레이션으로는 불가능한 단계에 왔다. 이로 인하여 시스템 전체가 제대로 동작하는지 검증하기 위한 새로운 방법이 요구된다. 이러한 개념으로 접근하고자 하는 것이 본 논문에서 이야기할 플랫폼 기반의 SoC설계이다. 이 논문에서는 임의의 무선통신시스템의 요구사항을 만족할 수 있는 베이스플랫폼 보드의 구조와 설계 시 고려되어야 할 점을 제안한다.

  • PDF

A Vehicle SoC Fault Diagnosis Technique using FlexRay Protocol

  • Kang, Seung-Yeop;Jung, Ji-Hun;Park, Sung-Ju
    • 한국컴퓨터정보학회논문지
    • /
    • 제21권1호
    • /
    • pp.39-47
    • /
    • 2016
  • In this paper, we propose vehicle SoC fault diagnosis platform using FlexRay protocol in order to detect the faults of semiconductor control chip even after vehicle production. Before FlexRay protocol by sending NFI (Null Frame Indicator) bit among the header segment and a specific identifier in the payload segment of FlexRay frame, this technique can be distinguishable from normal mode and test mode. By using this technique, it is possible to detect the faults such as performance degradation of vehicle network system caused by the aging or several problems of vehicle semiconductor chip. Also high reliability and safety of vehicle can be maintained by using structural test for vehicle SoC fault detection.