• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 B
• /
• pp.411-413
• /
• 2003

본 논문에서는 ARM922T Core와 주변장치를 설계할 수 있는 100만 게이트의 FPGA를 내장한 알데라(Altera)사의 엑스칼리버(Excalibur)를 이용하여 DC모터 제어용 SoC를 설계하였다. SoC란 System on Chip의 약자로 하나의 칩 안에 프로세서와 다양한 목적의 주변장치들을 집적하는 것을 말한다. 모터를 구동하기 위한 PWM신호 생성기를 하드웨어 설계언어(Hardware Description Language)로 구현하고 시뮬레이션을 통해 설계모듈을 검증하였다. 이렇게 검증한 PWM 생성기 모듈과 ARM922T Core를 합성하여 SoC를 설계하였다. PWM 생성기 모들을 구성하는 내부의 각 분분을 VerilogHDL로 코딩하여 심볼로 만들어 통합하는 방식으로 설계를 하였으며 실제 모터를 구동하기 위해서 프로세서가 동작할 수 있도록 C언어로 프로그램하여 함께 칩에 다운로드하여 테스트를 하였다. SoC를 기반으로한 시스템 설계의 장점은 시스템이 간단해지고 고속의 동작이 가능하며 회로의 검증 및 다양한 시뮬레이션이 용이하다는데 있다.

• 대한전자공학회논문지SD
• /
• 제43권10호
• /
• pp.54-60
• /
• 2006

IEEE 1149.1 바운더리 스캔 칩들로 구성된 보드를 테스트하기 위한 패턴은 반드시 비트 스트림으로 구성되어야 한다. 그러나 이러한 비트 스트림을 생성하는 일은 IEEE 1149.1 표준에 대한 완벽한 지식이 필요하므로, 전문지식이 없는 SoC 설계자에게는 상당히 어려운 일이다. 본 논문에서는 Test Ready PCI 와 Test Ready USB로 정의한 PCI와 USB 장치를 통해 편리하게 테스트를 수행할 수 있게 도와주는 테스트 인터페이스 컨트롤러를 제안한다. 이 제어기는 TI사와 Lucent사에서 명령어 단위의 수준에서 테스트 비트 스트림을 생성하기위해 개발한 테스트 버스 컨트롤러를 기반으로 하여 테스트 전문 지식이 없는 설계자도 쉽게 테스트 패턴을 생성하여 테스트를 수행할 수 있는 장점이 있다.

• 정보처리학회논문지:소프트웨어 및 데이터공학
• /
• 제12권9호
• /
• pp.381-386
• /
• 2023

기존의 다양한 테스트 케이스 생성에 대한 연구는 모델로부터 테스트 케이스를 추출한다. 하지만 실무의 경우 자연어 요구사항 문장으로부터 테스트 케이스를 생성할 수 있어야 한다. 이를 위해 자연어 문장의 분석하고, 분석 과정 및 결과를 요구공학 영역에 접목하는 연구는 매우 필요하다. 하지만 한국어 문장의 다양성 때문에, 한국어 자연어 요구사항 분석은 어려운 이슈이다. 우리는 한국어 자연어 요구사항으로부터 테스트 케이스 생성 연구 중 하나로써, 자연어 요구사항의 정의 분석, C3Tree 모델의 생성, 원인-결과 그래프의 생성, 결정 테이블의 생성 단계를 통한 테스트 케이스 생성 방법을 연구한다. 본 논문은 중단 단계로써, 메타모델링 변환 기법을 이용하여 C3Tree 모델 기반의 결정 테이블로부터 테스트 케이스 생성 방법을 제안한다. 이 방법은 모델 변환 규칙의 수정을 통해 모델 to 모델, 모델 to 텍스트로의 변환 과정을 제어한다. 모델이 변형되거나, 새로운 모델이 추가되더라도 프로그램 알고리즘의 직접적인 수정 없이 모델 변환 규칙을 유지보수 할 수 있다. 평가 결과, 결정 테이블에 대한 모든 조합이 테스트 케이스로 자동 생성되었다.

• 대한전자공학회논문지TC
• /
• 제44권6호
• /
• pp.9-17
• /
• 2007

본 논문에서는 IEEE 802.11a 표준안에 적합한 기저대역 프로세서를 설계하였다. 또한 표준안에서 제시된 기본적인 기술이외에 필요한 기능을 충족시키기 위한 새로운 알고리즘이 제시되었다. 설계된 기저대역 프로세서의 구현 및 검증을 위해 SoC 플랫폼을 이용하였다. 플랫폼 기반의 IEEE 802.11a WLAN을 설계하기 위한 환경은 기저대역 프로세서 칩을 테스트하기 위한 테스트 보드와 MAC을 이행할 SoC 플랫폼으로 구성되어 있다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 가을 학술발표논문집 Vol.31 No.2 (1)
• /
• pp.553-555
• /
• 2004

SoC 분야에서 온 칩 버스는 전체 시스템의 성능을 결정하는 중요한 요소이다. 이에 따라 최근 ARM 사에서는 고성능 온 칩 버스 구조인 ML(Multi-Layer) AHB 버스를 제안하였다. ML AHB 버스는 저전력 임베디드 시스템에 적합한 버스 구조로써 현재 널리 사용되고 있다. 하지만, 고가이기 때문에 ADK(AMBA$^{TM}$ Design kit) 구매에 대한 부담이 적지 않다. 본 논문은 ML AHB의 버스 구조인 버스 매트릭스 구현 및 ADK에서 제공되지 않는 테스트 환경 즉, Protocol Checker 및 Performance Monitor Module 구현에 관한 것이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 합동 추계학술대회 논문집 정보 및 제어부문
• /
• pp.257-263
• /
• 2002

Test scheduling of SoC becomes more important because it is one of the prime methods to minimize the testing time under limited power consumption of SoCs. In this paper, a heuristic algorithm, in which test resources are selected for groups and arranged based on the size of product of power dissipation and test time together with total power consumption in core-based SoCs is proposed. We select test resource groups which has maximum power consumption but does not exceed the constrained power consumption and make the testing time slot of resources in the test resource group to be aligned at the initial position to minimize the idle test time of test resources.

• 한국통신학회논문지
• /
• 제29권2C호
• /
• pp.315-323
• /
• 2004

본 논문은 디지털 TV 시스템의 화질 테스트를 위해 사용될 수 있는 정적 비디오 테스트 패턴에 대한 고화질 스트림을 생성할 수 있는 방법을 제안하고 있다. 이를 위해 정적 비디오 테스트 패턴의 부호화에 적합하고 양자화로 인한 화질의 손실을 최소화할 수 있는 사용자 양자화 테이블을 제안하고 있으며, 정적 테스트 패턴의 부호화 과정에서 발생할 수 있는 비디오 버퍼의 넘침 및 고갈 현상을 적응적인 제로 추가 방법을 이용하여 해결함으로써 최적의 화질을 구현하였다. 제안한 알고리즘을 실험해 본 결과 안정된 전송률을 나타낼 뿐만 아니라 화질 또한 멀티버스트 패턴에서 기존 방식 보다 약 3 dB 정도의 우수함을 보여 DTV 시스템의 테스트에 적합함을 알 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.892-895
• /
• 2011

SoC(System-On-Chip)을 테스트 하는 동안 소모하는 전력소모는 SoC내의 IP 코어가 증가됨에 따라 매우 중요한 요소가 되었다. 본 논문에서는 Scan Latch Reordering과 Clock Gating 기법을 적용하여 scan-in 전력소모를 줄이는 알고리즘을 제안한다. Scan vector들의 해밍거리를 최소로 하는 새로운 Scan Latch Reordering을 적용하였으며 Gated scan 셀을 사용하여 저전력을 구현하였다. ISCAS 89 벤치마크 회로에 적용하여 실험한 결과 모든 회로에 대하여 향상된 전력소모를 보였다.

• 대한전자공학회논문지TC
• /
• 제43권11호
• /
• pp.185-191
• /
• 2006

DSRC(Dedicated Short Range Communication)은 도로변의 RSE(Road Side Equipment)와 고속으로 이동하는 차량의 단말인 OBE(On-Board Equipment)간의 통신을 위한 단거리 전용 무선 통신 표준이다. 본 논문에서는 국내의 TTA(Telecommunication Technology Association) 표준에 호환되는 DSRC 규격에 따라 5.8GHz DSRC 모뎀을 구현하고, 이를 제어하고 연산처리를 수행할 수 있도록 ARM9 CPU를 임베딩 시킨 SoC(System on a Chip)에 대한 구현과정 및 제작한 SoC를 장착시킨 OBE 단말의 테스트결과에 대해 제시하였다. 본 논문에서 구현한 SoC는 0.11 um 공정을 적용하였으며 480 핀 EPBGA 패키지로 설계되었다. 제작 SoC ($Jaguar^{TM}$)에는 5.8GHz용 DSRC PHY(Physical Layer) 모뎀과 MAC 블록을 설계하여 장착하였으며, ARM926EJ-S 코어를 CPU로 사용하였고, LCD 콘트롤러, 스마트카드 콘트롤러, 이더넷 MAC 코어, 메모리 콘트롤러 등을 주요 기능으로 포함시켰다.

• 대한전자공학회논문지SD
• /
• 제44권1호
• /
• pp.84-89
• /
• 2007

차세대통신의 고속 모뎀을 위한 SoC(System on a chip)를 설계하고 테스트하기 위해서는 고속 전송 구조를 가지는 플랫폼의 사용이 필수적이다. 즉 500Mbps 대용량 데이터를 고속으로 실시간 시험할 수 있는 전송 플랫폼이 필요하다. 본 논문은 가상모뎀 SoC 의 고속 전송 구조를 실시간으로 검증하기 위하여 고대역폭의 데이터 전송을 처리할 수 있는 SoC 타겟 보드와 PC를 PCI로 연결하고 AHB-PCI 브릿지 IP를 통하는 인터페이스 구조를 제시한다. 기존의 가상 모뎀 SoC 타겟보드에서 ARM 프로세서와 SDRAM 방식의 통신 구조보다도 개선된 DPRAM방식의 통신 구조를 사용하여 두 매체간의 업로드 및 다운로드 속도가 250Mbps의 고속통신이 가능한 것을 증명하였다.