• 제어로봇시스템학회논문지
• /
• 제22권8호
• /
• pp.671-677
• /
• 2016

A Controller Area Network (CAN) is a serial communication protocol that is highly reliable and efficient in many aspects, such as wiring cost and space, system flexibility, and network maintenance. Therefore, it is chosen for the communication protocol between a single chip controller based on Field Programmable Gate Array (FPGA) and peripheral devices. In this paper, the design and implementation of CAN IP, which is written in VHSIC Hardware Description Language (VHDL), is presented. The implemented CAN IP is based on the CAN 2.0A specification. The CAN IP consists of three processes: clock generator, bit timing, and bit streaming. The clock generator process generates a time quantum clock. The bit timing process does synchronization, receives bits from the Rx port, and transmits bits to the Tx port. The bit streaming process generates a bit stream, which is made from a message received from a micro controller subsystem, receives a bit stream from the bit timing process, and handles errors depending on the state of the CAN node and CAN message fields. The implemented CAN IP is synthesized and downloaded into SmartFusion FPGA. Simulations using ModelSim and chip test results show that the implemented CAN IP conforms to the CAN 2.0A specification.

• IEIE Transactions on Smart Processing and Computing
• /
• 제4권4호
• /
• pp.291-296
• /
• 2015

This paper describes the design of a high-speed comparator for high-speed automatic test equipment (ATE). The normal comparator block, which compares the detected signal from the device under test (DUT) to the reference signal from an internal digital-to-analog converter (DAC), is composed of a rail-to-rail first pre-amplifier, a hysteresis amplifier, and a third pre-amplifier and latch for high-speed operation. The proposed continuous comparator handles high-frequency signals up to 800MHz and a wide range of input signals (0~5V). Also, to compare the differences of both common signals and differential signals between two DUTs, the proposed differential mode comparator exploits one differential difference amplifier (DDA) as a pre-amplifier in the comparator, while a conventional differential comparator uses three op-amps as a pre-amplifier. The chip was implemented with $0.18{\mu}m$ Bipolar CMOS DEMOS (BCDMOS) technology, can compare signal differences of 5mV, and operates in a frequency range up to 800MHz. The chip area is $0.514mm^2$.

• Smart Structures and Systems
• /
• 제30권4호
• /
• pp.353-369
• /
• 2022

In this paper, a new sensor chip with frequency reconstruction range of 2.252 GHz ~ 2.450 GHz is designed and fabricated. On this basis, a self-designed "T-shaped" shell is added to overcome the disadvantage of uneven deformation of the traditional steel shell, and the range of the sensor chip is expanded to 0 kN ~ 96 kN. The liquid metal antenna is used to carry out a step-by-step loading test, and the relationship between the antenna resonance frequency and the pressure load is analyzed. The results show that there is a good linear relationship between the pressure load and the resonant frequency. Therefore, the liquid metal antenna can be regarded as a pressure sensor. The cyclic loading and unloading experiments of the sensor are carried out, and different loading rates are used to explore the influence on the performance of the sensor. The loading and unloading characteristic curves and the influence characteristic curves of loading rate are plotted. The experimental results show that the sensor has no residual deformation during the cycle of loading and unloading. Moreover, the influence of temperature on the performance of the sensor is studied, and the temperature correction formula is derived.

• 전자공학회논문지
• /
• 제49권9호
• /
• pp.55-64
• /
• 2012

지금까지 부채널 분석은 스마트카드, 전자여권, e-ID 카드와 같은 Chip 기반의 보안 디바이스의 키를 해독하는 데 효과적임이 알려져 왔다. 이에 대한 실용적인 대응법으로 마스킹기법과 셔플링 기법을 혼용한 방법들이 제안되었다. 최근 S.Tillich는 마스킹과 셔플링 기법이 적용된 AES를 Template Attack(TA)을 이용한 biased-mask 공격기법으로 분석하였다. 하지만, S.Tillich 분석 기법을 적용하기 위해서는 사전에 masking 값에 대한 template 정보를 수집하여야 한다는 가정이 필요하다. 뿐만 아니라 분석 대상이 되는 masking 값의 시간 위치를 정확하게 알고 있어야 분석 성공 확률이 높아진다. 본 논문에서는 masking 값에 대한 시간 위치 정보와 이에 대한 template 정보를 활용하지 않고도 마스킹-셔플링 기반한 AES 대응법을 해독하는 새로운 편중전력분석 (Biasing Power Analysis, BPA)를 제안한다. 실제로 MSP430칩에서 구동되는 마스킹-셔플링 기반의 AES 대응법의 파형으로부터 BPA 공격을 통해 비밀키 128비트를 해독하는 실험을 성공하였다. 본 연구의 결과는 차세대 ID 카드 등에 활용될 스마트 칩에 대한 물리적 안전성 검증에 효율적으로 활용될 것으로 사료된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.519-521
• /
• 2011

NFC는 10cm 이내의 거리에서 무선기기 간의 통신을 가능케 해주는 기술로 13.56MHz 주파수 대역을 이용한 비접촉식 근거리 무선통신의 한 종류이다. 이는 RFID의 기술의 하나로 파일전송과 비접촉식결제와 RFID기능을 모두 포함하고 있다. NFC기술은 2003년 이미 표준화된 기술이지만 최근 주목을 받고 있는 이유는 안드로이드 2.3에 NFC를 본격지원 한다고 발표했기 때문이다. 또한 애플은 아이폰 5에 NFC 칩을 탑재할 예정이라고 발표하면서 모바일 결제 시스템에 판도가 바뀔 것으로 예상되고 있다. 이미 삼성전자는 NFC칩을 탑재한 넥서스S를 출시완료 했고, 갤럭시S2에도 NFC를 탑재한다고 발표했다. LG전자도 올해부터 출시될 스마트폰에 NFC칩을 기본으로 탑재할 예정이라고 밝혔다. 본 논문은 NFC의 기술에 대한 분석과 최근 동향 및 활용 사례 연구 사항을 발표 하고자 한다.

• 대한임베디드공학회논문지
• /
• 제11권2호
• /
• pp.97-105
• /
• 2016

Microcontrollers (MCUs) for endpoint smart sensor devices of internet-of-thing (IoT) are being implemented as system-on-chip (SoC) with on-chip instruction flash memory, in which user firmware is embedded. MCUs directly fetch binary code-based instructions through bit-line sense amplifier (S/A) integrated with on-chip flash memory. The S/A compares bit cell current with reference current to identify which data are programmed. The S/A in reading '0' (erased) cell data consumes a large sink current, which is greater than off-current for '1' (programmed) cell data. The main motivation of our approach is to reduce the number of accesses of erased cells by binary code level transformation. This paper proposes a built-in write/read path architecture using binary code inversion method based on hot-spot region detection of instruction code access to reduce sensing current in S/A. From the profiling result of instruction access patterns, hot-spot region of an original compiled binary code is conditionally inverted with the proposed bit-inversion techniques. The de-inversion hardware only consumes small logic current instead of analog sink current in S/A and it is integrated with the conventional S/A to restore original binary instructions. The proposed techniques are applied to the fully-custom designed MCU with ARM Cortex-M0$^{TM}$ using 0.18um Magnachip Flash-embedded CMOS process and the benefits in terms of power consumption reduction are evaluated for Dhrystone$^{TM}$ benchmark. The profiling environment of instruction code executions is implemented by extending commercial ARM KEIL$^{TM}$ MDK (MCU Development Kit) with our custom-designed access analyzer.

• Journal of Power Electronics
• /
• 제16권3호
• /
• pp.1209-1217
• /
• 2016

This paper presents a novel charge pump scheme that combines the advantages of Fibonacci and Dickson charge pumps to obtain 30 V voltage for display driver integrated circuit application. This design only requires four external capacitors, which is suitable for a small-package application, such as smart card displays. High-amplitude (<6.6 V) clocks are produced to enhance the gate drive of a Dickson charge pump and improve the system's current drivability by using a voltage-doubler charge pump with a pulse skip regulator. This regulation engages many middle-voltage devices, and approximately 30% of chip size is saved. Further optimization of flying capacitors tends to decrease the total chip size by 2.1%. A precise and simple model for a one-stage Fibonacci charge pump with current load is also proposed for further efficiency optimization. In a practical design, its voltage error is within 0.12% for 1 mA of current load, and it maintains a 2.83% error even for 10 mA of current load. This charge pump is fabricated through a 0.11 μm 1.5 V/6 V/32 V process, and two regulators, namely, a pulse skip one and a linear one, are operated to maintain the output of the charge pump at 30 V. The performances of the two regulators in terms of ripple, efficiency, line regulation, and load regulation are investigated.

• 정보보호학회논문지
• /
• 제16권4호
• /
• pp.59-68
• /
• 2006

스마트카드에 내재된 암호 알고리즘이 이론적으로 안전하더라도 실제 구현 환경에 따라 사이드 채널 공격에 취약하다는 사실이 근래에 알려졌다. 본 논문에서는 스마트카드에 구현된 암호 알고리즘의 안전성을 분석할 수 있는 툴을 직접 개발하여 현재 상용 중인 칩을 탑재한 스마트카드에 사이드 채널 공격 중 가장 강력한 공격 방법으로 알려진 전력분석공격과 오류주입공격을 적용하여 안전성 분석을 하였다. 전력분석공격은 대칭키 암호 시스템에 적용하기 쉬운 차분전력분석 공격을 SEED와 ARIA에 대해서 적용하였고, 오류주입공격은 스마트카드의 동작 클럭과 전원을 차단하는 방법으로 CRT기반의 RSA에 적용하였다. 공격 결과 대상 대응책이 없는 경우의 전력분석공격은 가능하지만 오류주입공격은 칩 내부에 사전 방어대책이 마련되어 있어 사이드 채널 공격에 안전했다.

• 한국산학기술학회논문지
• /
• 제18권10호
• /
• pp.131-135
• /
• 2017

본 논문에서는 라즈베리 파이를 적용하여 시각 장애인들을 위한 휴대용 카드 리더기를 개발하였다. 국내에서는 장애인들을 위한 생활보조기구 개발이 미비한 상태이다. 세계적으로도 장애인들을 위한 생활보조기구가 미약했으나 최근에 IT, 스마트폰, 사물 인터넷, 3D 프린터 등의 개발로 점점 장애인들을 위한 생활 보조 기구들이 개발되고 있다. 시각장애인들을 만나서 설문한 결과 현재 개발된 스마트폰 앱을 이용한 카드인식기능은 스마트 폰의 화면을 시각장애인들의 손으로 인지할 수 없고 작동하기도 불편하다고 입을 모았다. 근래에 시각 장애인들이 카드인식을 가능 하도록 하는 기기들이 외국에서 연구되고 있고 시제품으로 나오고 있는 실정이다. 그러나 현재 상용되는 휴대용 카드 리더기들은 가격이 높고 편리성이 떨어진다. 또한 시각장애인들은 취약 저소득층이 대부분이어서 값 비싼 기기들을 구입하여 사용하기가 힘들다. 본 연구에서는 시각장애인들이 저렴한 가격으로 사용하기 편리하도록 사물인터넷에 적용 가능한 오픈소스 하드웨어인 라즈베리 파이를 이용하여 자기스트립 리더(Magnetic strip reader)와 IC칩 리더(IC chip reader)로 카드를 인식하고 음성과 진동을 통해 알려주는 카드리더기를 개발하였다.

• ETRI Journal
• /
• 제40권2호
• /
• pp.167-179
• /
• 2018

This paper proposes an IEEE 802.15.4m compliant TV white-space orthogonal frequency-division multiplexing (TVWS)-(OFDM) radio frequency (RF) transceiver that can be adopted in advanced metering infrastructures, universal remote controllers, smart factories, consumer electronics, and other areas. The proposed TVWS-OFDM RF transceiver consists of a receiver, a transmitter, a 25% duty-cycle local oscillator generator, and a delta-sigma fractional-N phase-locked loop. In the TV band from 470 MHz to 698 MHz, the highly linear RF transmitter protects the occupied TV signals, and the high-Q filtering RF receiver is tolerable to in-band interferers as strong as -20 dBm at a 3-MHz offset. The proposed TVWS-OFDM RF transceiver is fabricated using a $0.13-{\mu}m$ CMOS process, and consumes 47 mA in the Tx mode and 35 mA in the Rx mode. The fabricated chip shows a Tx average power of 0 dBm with an error-vector-magnitude of < 3%, and a sensitivity level of -103 dBm with a packet-error-rate of < 3%. Using the implemented TVWS-OFDM modules, a public demonstration of electricity metering was successfully carried out.