• Title/Summary/Keyword: Size Optimization

검색결과 1,535건 처리시간 0.025초

TSV 인터포저 기술을 이용한 3D 패키지의 방열 해석 (Thermal Analysis of 3D package using TSV Interposer)

  • 서일웅;이미경;김주현;좌성훈
    • 마이크로전자및패키징학회지
    • /
    • 제21권2호
    • /
    • pp.43-51
    • /
    • 2014
  • 3차원 적층 패키지(3D integrated package) 에서 초소형 패키지 내에 적층되어 있는 칩들의 발열로 인한 열 신뢰성 문제는 3차원 적층 패키지의 핵심 이슈가 되고 있다. 본 연구에서는 TSV(through-silicon-via) 기술을 이용한 3차원 적층 패키지의 열 특성을 분석하기 위하여 수치해석을 이용한 방열 해석을 수행하였다. 특히 모바일 기기에 적용하기 위한 3D TSV 패키지의 열 특성에 대해서 연구하였다. 본 연구에서 사용된 3차원 패키지는 최대 8 개의 메모리 칩과 한 개의 로직 칩으로 적층되어 있으며, 구리 TSV 비아가 내장된 인터포저(interposer)를 사용하여 기판과 연결되어 있다. 실리콘 및 유리 소재의 인터포저의 열 특성을 각각 비교 분석하였다. 또한 본 연구에서는 TSV 인터포저를 사용한 3D 패키지에 대해서 메모리 칩과 로직 칩을 사용하여 적층한 경우에 대해서 방열 특성을 수치 해석적으로 연구하였다. 적층된 칩의 개수, 인터포저의 크기 및 TSV의 크기가 방열에 미치는 영향에 대해서도 분석하였다. 이러한 결과를 바탕으로 메모리 칩과 로직 칩의 위치 및 배열 형태에 따른 방열의 효과를 분석하였으며, 열을 최소화하기 위한 메모리 칩과 로직 칩의 최적의 적층 방법을 제시하였다. 궁극적으로 3D TSV 패키지 기술을 모바일 기기에 적용하였을 때의 열 특성 및 이슈를 분석하였다. 본 연구 결과는 방열을 고려한 3D TSV 패키지의 최적 설계에 활용될 것으로 판단되며, 이를 통하여 패키지의 방열 설계 가이드라인을 제시하고자 하였다.

투명 전도성 ZITO/Ag/ZITO 다층막 필름 적용을 위한 아크릴레이트 기반 고분자분산액정의 전기광학적 특성 최적화 (Optimization of Electro-Optical Properties of Acrylate-based Polymer-Dispersed Liquid Crystals for use in Transparent Conductive ZITO/Ag/ZITO Multilayer Films)

  • 조정대;김양배;허기석;김은미;홍진후
    • 공업화학
    • /
    • 제31권3호
    • /
    • pp.291-298
    • /
    • 2020
  • 본 연구에서는 RF/DC 마그네트론 증착법을 이용하여 실온에서 유리 기판 상에 ZITO/Ag/ZITO 다층막 투명전극을 제조하였다. ZITO/Ag/ZITO (100/8/42 nm)로 이루어진 다층막 구조에 대해, 면저항이 9.4 Ω/㎡이고 550 nm에서 투과도가 83.2%인 투명 전도성 필름이 얻어졌다. ZITO/Ag/ZITO 다층막 필름의 면저항 및 투과도 특성은 적외선(열선)을 효과적으로 차단할 수 있기 때문에 고분자분산액정(polymer-dispersed liquid crystal, PDLC) 기반 스마트 윈도우 적용에 매우 유용함을 알 수 있었으며 이로 인해 에너지 절약형 스마트 유리로서의 응용도 가능할 것으로 판단된다. 제조된 ZITO/Ag/ZITO 다층막 투명전극을 적용한 2관능성 우레탄 아크릴레이트 기반 PDLC 시스템에 있어서 PDLC 층 두께 및 자외선(ultraviolet, UV) 세기 변화가 전기광학적 특성, 광중합 동력학 및 표면 형태학에 미치는 영향을 조사하였다. 15 ㎛의 PDLC 층 두께를 가지며 2.0 mW/c㎡의 UV 세기로 광경화된 PDLC 셀이 우수한 off-state 불투명도, 높은 on-state 투과도 및 양호한 구동 전압을 나타냈다. 또한, 본 연구에서 제조된 최적 조건의 PDLC 기반 스마트 윈도우는 광을 효율적으로 산란시킬 수 있는 2~5 ㎛ 크기의 양호한 마이크로 구조를 갖는 액정 droplet들이 형성되었으며, 이로 인해 우수한 최종 물성을 갖는 PDLC 셀이 제조되었다.

마주보는 대칭렌즈를 가지는 MWIR용 초점거리 24mm의 비구면 결상광학계 설계 (Design of Aspheric Imaging Optical System having 24mm Focal Length for MWIR with Facing Symmetric Lenses)

  • 이상길;김부태;이동희
    • 한국융합학회논문지
    • /
    • 제9권9호
    • /
    • pp.183-189
    • /
    • 2018
  • 본 연구는 마주보는 두 대칭렌즈를 가지는 초점거리 24mm 인 MWIR($3{\sim}5{\mu}m$)용 결상광학계의 설계 개발에 관한 것이다. 광학계는 CodeV를 사용하여 설계하였으며, 사용자의 요구조건을 만족할 수 있는 분해능과 화각을 가지도록 최적화 과정을 진행하였다. 렌즈의 초자는 국내에서 개발된 $3{\mu}m$에서 굴절률 1.7589를 갖는 초자( KCIR035 )를 포함하여 두 종류로 제한하였다. 이렇게 설계되어진 광학계는 같은 모양을 갖는 KCIR035 초자의 2장의 비구면 렌즈와 1장의 Si 초자의 구면 렌즈로 이루어져 있다. 여기서 2장의 비구면 렌즈의 배치는 마주보는 대칭구조를 이루고 있는 것이 특징이다. 그리고 이 광학계는 선폭 20lp/mm에서 MTF값이 0.35 이상인 분해능을 갖게 되었다. 따라서 이 광학계는 pixel의 크기가 $25{\mu}m$$206{\times}156$ 어레이 MWIR 검출소자를 사용하는 열영상 카메라에 적용할 수 있는 성능을 가진 것으로 판단된다.

다결정 실리콘 박막 트랜지스터를 이용한 $0.5{\mu}m$ 급 SONOS 플래시 메모리 소자의 개발 및 최적화 (The Optimization of $0.5{\mu}m$ SONOS Flash Memory with Polycrystalline Silicon Thin Film Transistor)

  • 김상완;서창수;박유경;지상엽;김윤빈;정숙진;정민규;이종호;신형철;박병국;황철성
    • 전자공학회논문지
    • /
    • 제49권10호
    • /
    • pp.111-121
    • /
    • 2012
  • 본 연구에서는 $0.5{\mu}m$ 급 다결정 실리콘 박막 트랜지스터를 제작하고 이를 최적화 했다. 실험 결과, 비정질 실리콘을 증착 후 저온 어닐링을 통해 보다 큰 grain 크기를 가지는 active 영역을 형성하는 것이 소자의 SS(Subthreshold Swing), DIBL(Drain Induced Barrier Lowering), 그리고 on-current의 성능 향상을 가져온다는 것을 확인 할 수 있었다. 또한 이를 바탕으로 SONOS 플래시 메모리를 제작하였으며 그 특성을 분석했다. 게이트로부터 전자의 back tunneling 현상을 억제함과 동시에 제작한 소자가 원활한 program/erase 동작을 하기 위해서는 O/N/O 두께의 최적화가 필요하다. 따라서 시뮬레이션을 통해 이를 분석하고 O/N/O 두께를 최적화 하여 SONOS 플래시 메모리의 특성을 개선하였다. 제작한 소자는 2.24 V의 threshold voltage($V_{th}$) memory window를 보였으며 메모리 동작을 잘 하는 것을 확인 할 수 있었다.

회피비용을 고려한 EGEAS 모형 개발과 전원개발계획의 최적화 (A Modified EGEAS Model with Avoided Cost and the Optimization of Generation Expansion Plan)

  • 이재관;홍성의
    • 한국경영과학회지
    • /
    • 제17권1호
    • /
    • pp.117-117
    • /
    • 1992
  • Pubilc utility industries including the electric utility industry are facing a new stream of privatization com-petition with the private sector and deregulation. The necewssity to solve now and in the future power supply and demand problems has been increasing through the sophisticated generation expansion plan(GEP) approach con-sidering not only KEPCo's supply-side resources but also outside resources such as non-utility generation(NUG) demand-side management (DSM). Under the environmental situation in the current electric utility industry a new approach is needed to acquire multiple resources competitively. This study presents the development of a modified electric generation expansion analysis system(EGEAS) model with avoided cost based on the existing EGEAS model which is a dynamic program to develope an optimal generation expansion plan for the electric utility. We are trying to find optimal GEP in Korea's case using our modified model and observe the difference for the level of reliabilities such as the reserve margin(RM) loss of load probability(LOLP) and expected unserved energy percent(EUEP) between the existing EGEAS model and our model. In addition we are trying to calculate avoided cost for NUG resources which is a criterion to evaluate herem and test possibility of connection calculation of avoided cost with GEP implementation using our modified model. The results of our case study are as follows. First we were able to find that the generation expansion plan and reliability measures were largely influenced by capacity size and loading status of NUG resources, Second we were able to find that avoided cost which are criteria to evaluate NUG resources could be calculated by using our modified EGEAS model with avoided cost. We also note that avoided costs were calculated by our model in connection with generation expansion plans.

빅 데이터의 MapReduce를 이용한 효율적인 병렬 유전자 알고리즘 기법 (The Efficient Method of Parallel Genetic Algorithm using MapReduce of Big Data)

  • 홍성삼;한명묵
    • 한국지능시스템학회논문지
    • /
    • 제23권5호
    • /
    • pp.385-391
    • /
    • 2013
  • 빅 데이터는 일반적으로 사용되는 데이터 관리 시스템으로 데이터의 처리, 수집, 저장, 탐색, 분석을 할 수 없는 큰 규모의 데이터를 말한다. 빅 데이터 기술인 맵 리듀스(MapReduce)를 이용한 병렬 GA 연구는 Hadoop 분산처리환경을 이용하여, 맵 리듀스에서 GA를 수행함으로써 GA의 병렬처리를 쉽게 구현할 수 있다. 기존의 맵 리듀스를 이용한 GA들은 GA를 맵 리듀스에 적절히 변형하여 적용하였지만 잦은 데이터 입출력에 의한 수행시간 지연으로 우수한 성능을 보이지 못하였다. 본 논문에서는 기존의 맵 리듀스를 이용한 GA의 성능을 개선하기 위해, 맵과 리듀싱과정을 개선하여 맵 리듀스 특징을 이용한 새로운 MRPGA(MapReduce Parallel Genetic Algorithm)기법을 제안하였다. 기존의 PGA의 topology 구성과 migration 및 local search기법을 MRPGA에 적용하여 최적해를 찾을 수 있었다. 제안한 기법은 기존에 맵 리듀스 SGA에 비해 수렴속도가 1.5배 빠르며, sub-generation 반복횟수에 따라 최적해를 빠르게 찾을 수 있었다. 또한, MRPGA를 활용하여 빅 데이터 기술의 처리 및 분석 성능을 향상시킬 수 있다.

탈지미세조류로부터 초음파추출을 이용한 항산화 물질 생산 공정 최적화 (Process Development for Production of Antioxidants from Lipid Extracted Microalgae Using Ultrasonic-assisted Extraction)

  • 조재민;신슬기;정현진;민보라;김승기;김진우
    • Korean Chemical Engineering Research
    • /
    • 제55권4호
    • /
    • pp.542-547
    • /
    • 2017
  • 초음파 추출법(Ultrasonic-assisted extraction, UAE)은 기존의 추출법 대비 높은 추출 효율과 짧은 추출시간으로 식물 세포벽으로부터 생리활성물질 추출 또는 분리에 효과적인 방법으로 인식되어 관심이 증대되고 있다. 본 연구에서는 탈지미세조류(Tetraselmis KCTC 12236BP)에서 폴리페놀 추출을 위해 UAE를 적용하여 총 폴리페놀(TPC) 생산에 미치는 주요 추출변수의 영향을 평가하였다. 추출변수의 최적화를 위해 입자크기, 고액비(L/S ratio), 에탄올 농도, 추출 온도 및 추출 시간을 요인으로 하여 순차적인 최적화를 진행하였다. 실험에 적용 된 모든 변수는 TPC 추출에 유의한 효과를 보였으며 추출 온도가 TPC생산에 가장 큰 영향을 미침을 확인 할 수 있었다. 최적 추출조건은 혼합 입자 사용 시, 10% 고액비, 60% 에탄올, 추출온도 $100^{\circ}C$와 추출시간 30 분을 적용한 추출에서 8.7 mg GAE/g DW를 얻을 수 있었다. 동일한 추출조건에서 열수추출과 UAE를 비교하였을 때 UAE에서 TPC 추출이 1.8배 증가함을 확인하였다. 본 연구를 통해 저온 및 짧은 추출시간을 적용한UAE가 기존의 열수추출 공정에 비해 LEA를 이용한 생리활성물질 생산에 보다 효과적임을 확인하였다.

DDMB 구조에서의 런타임 메모리 최적화 알고리즘 (Run-time Memory Optimization Algorithm for the DDMB Architecture)

  • 조정훈;백윤흥;권수현
    • 정보처리학회논문지A
    • /
    • 제13A권5호
    • /
    • pp.413-420
    • /
    • 2006
  • 대부분의 디지털 신호 처리기 (Digital Signal Processor)는 두 개 이상의 메모리 뱅크를 가지는 하버드 아키텍처 (Harvard architecture)를 지원한다. 다중 메모리 뱅크 중에서 하나는 프로그램용으로 나머지는 데이터용으로 사용하여 프로세서가 한 명령어 사이클에 메모리의 여러 데이터에 동시 접근을 가능하게 한다. 이전 연구에서 우리는 다중 메모리 뱅크에 효율적으로 데이터를 할당하는 방법에 대하여 논하였다. 본 논문에서는 이전 연구의 확장으로 런타임 메모리의 최적화에 대한 우리의 최근 연구에 대하여 소개한다. 듀얼 데이터 메모리 뱅3(Dual Data Memory Bank)를 효율적으로 이용하기 위해 각 메모리 뱅크에 할당된 변수를 관리하기 위한 독립적인 두 개의 런타임 스택이 필요하다. 프로시저에 대한 두 메모리 뱅크의 활성화 레코드(Activation Record)의 크기는 각 메모리 뱅크에 할당된 변수의 개수가 일정하지 않기 때문에 다를 수 있다. 따라서 여러 개의 프로시저가 연속으로 호출될 때 두 개의 런타임 스택의 크기가 크게 달라질 수 있다. 이러한 두 메모리 뱅크 사이의 불균형은 하나의 메모리에 여유 공간이 있음에도 불구하고 다른 하나의 메모리 뱅크의 사용량이 온칩 메모리(on-chip memory)범위를 초과하는 원인이 될 수 있다. 본 논문에서는 온칩 메모리를 효율적으로 사용하기 위해 두 런타임 스택의 균형 맞추기를 시도했다. 본 논문에서 제안하는 알고리즘은 상대적으로 단순하지만 효율적으로 런타임 메모리를 사용할 수 있다는 것을 실험결과를 통해 보여주고 있다.

반응표면분석법을 이용한 제진기의 목메임 방지 개선 및 레이크 최적화 (A Study on the Optimization of Anti-Jamming Trash Screen with Rake using by Response Surface Method)

  • 선상원;이원;홍석범
    • 한국산학기술학회논문지
    • /
    • 제21권3호
    • /
    • pp.230-236
    • /
    • 2020
  • 제진기는 배수펌프장, 하수처리장, 발전소 등 유입 수로 전단에 설치되어 부유 협잡물의 유입을 차단하는 장치이다. 제진기의 스크린 사이의 협잡물이 끼는 목메임 현상과 노끈류가 제거되지 못하여 물의 유입로의 감소 또는 제진기 파손을 유발하는 문제점이 발생하고 있다. 본 논문에서는 목메임과 노끈류 끼임으로 인한 파손이 주로 발생하는 에이프런을 제거하고 스크린을 확장하여 대체하였다. 그리고 스크린 사이 공간에 내측 레이크를 추가하여 목메임과 노끈류를 제거하도록 개선하는 확장형 레이크를 사용하는 방식으로 설계하였다. 기존의 제진기 레이크의 허용응력을 만족하는 내측 레이크를 설계하기 위하여 레이크 수직 길이와 보강단면의 두께 값을 변수로 하여 실험계획법에 따라 실험점을 결정하고, 구조해석 툴인 ANSYS static structural module과 통계분석 툴인 R software를 이용하여 반응표면분석법에 따른 형상 최적화를 진행하였다. 결정된 최적 설계점 레이크 길이 210.2mm와 보강단면 두께 2mm에서 반응표면분석법 결과와 구조해석의 결과의 상대 오차는 1.63% 이다. 파일럿 제진기를 실제 크기로 제작하여 실증 실험을 수행하였으며 97%이상 목메임과 노끈류를 제거가 가능함을 확인하였다.

고성능 DSP에서 동영상 인코더의 최적화 구현을 위한 캐쉬 및 내부 메모리 성능 분석 (Performance Analysis of Cache and Internal Memory of a High Performance DSP for an Optimal Implementation of Motion Picture Encoder)

  • 임세훈;정선태
    • 한국콘텐츠학회논문지
    • /
    • 제8권5호
    • /
    • pp.72-81
    • /
    • 2008
  • 고성능 DSP는 보통 캐쉬와 내부 메모리를 지원한다. 이러한 고성능 DSP에 멀티미디어 스트림 응용을 최적화하여 구현하고자 하는 경우에는, DSP 가 지원하는 캐쉬와 내부 메모리를 효율적으로 잘 활용하여야 한다. 본 논문에서는 2단계 레벨 캐쉬 구조 및 내부 메모리 구성을 지원하는 고성능 DSP인 TMS320C6000 시리즈에 대해 동영상 인코더와 같은 멀티미디어 스트림 처리 응용을 최적으로 구현하기 위해서 필요한 캐쉬 성능 분석, 내부 메모리 구성 및 배치에 따른 성능 분석과 개선 방안에 대해 연구하였다. 분석 및 실험 결과, L2 메모리의 경우, 이중 집합연관 캐쉬로 구성하고, 남은 메모리는 내부 메모리로 구성하는 것이 수행 시간 성능 개선에 효과적임을 확인하였다. 또한, L1P 캐쉬의 경우는 자주 호출되고 시간이 많이 소요되는 루틴들을 연속적으로 내부 메모리에 배치하는 것이 L1P 캐쉬의 히트 율을 개선하며, L1D 캐쉬의 경우는 사용하는 데이터의 크기를 조절하므로 써 쉽게 히트 율을 개선할 수 있다는 것을 밝혔다. 본 논문의 연구 결과는 고성능 DSP 에 멀티미디어 스트림 처리 응용을 최적화로 구현하는데 도움을 줄 것으로 기대한다.