• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2001년도 춘계 학술대회 논문집
• /
• pp.82-87
• /
• 2001

본 논문에서는 IP(Intellectual Property)와 IP 간의 핸드쉐이킹 신호를 비동기 논리회로로 대체 하도록 할 수 있는 인터페이스 논리의 생성 방법에 대하여 기술한다. 특히 핸드쉐이킹 을 위하여 레벨형 입력과 펄스형 입력이 혼합된 비동기 타이밍 파형만 제시되었을 경우 이 파형을 흐름도로 변환시키고 변환된 흐름도에 의하여 VHDL 코드로 대체하는 새로운 \"파형 변환 알고리즘:Wave2VHDL\"을 제안한다. 또한 제안된 알고리즘으로부터 추출한 VHDL 원시 코드를 기존의 국내외 CAD 툴(Tool)에 적용함으로서 IP 인터페이스를 위한 비동기식 전자회로가 생성됨을 확인하고 시뮬레이션 결과와 제시된 타이밍도가 일치함을 증명한다.일치함을 증명한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2021년도 추계학술대회
• /
• pp.307-310
• /
• 2021

지난 몇년간 유방 초음파영상을 이용한 신호 및 영상처리 기술과 자동 영상 최적화 기술, 유방 종괴 자동 검출 및 분류 기술 등, 컴퓨터 보조 진단(computer-aided diagnosis, CAD)을 활용하는 연구들이 활발히 진행되어지고 있다. 컴퓨터진단기술이 개발될수록 암의 조기 발견이 정확하고 빠르게 진행되어 건강 보험과 환자의 검사 빙용을 줄일 수 있고 조직 검사에 대한 불안감을 없앨 수 있을 것으로 기대된다. 본 논문에서는 GLCM(gray level co-occurrence matrix)을 사용하여 초음파 영상에서 종양의 정량적 분석을 진행하여 컴퓨터보조 진단에 활용 가능성을 실험하였다.

• Journal of electromagnetic engineering and science
• /
• 제19권1호
• /
• pp.64-70
• /
• 2019

In this study, a compact series-fed center-fed open-stub (SFCFOS) linear array antenna for K-band applications is presented. The antenna is composed of a single-line 10-element linear array. A symmetrical Chebyshev amplitude distribution (CAD) is used to obtain a low sidelobe characteristic against a uniform amplitude distribution (UAD). The amplitude is controlled by varying the width of the microstrip patch elements, and open-ended stubs are arranged next to the last antenna element to use the energy of the radiating signal more effectively. We insert a series-fed stub between two patches and obtain a low mutual coupling for a 4.28-mm center-to-center spacing ($0.7{\lambda}$ at 21 GHz). A prototype of the antenna is fabricated and tested. The overall size of the uniform linear array is $7.04{\times}1.05{\times}0.0563{\lambda}_g^3$ and that of the Chebyshev linear array is $9.92{\times}1.48{\times}0.0793{\lambda}_g^3$. The UAD array yields a ${\mid}S_{11}{\mid}$ < -10 dB bandwidth of 1.33% (20.912-21.192 GHz) and 1.45% (20.89-21.196 GHz) for the CAD. The uniform array design gives a -23 dB return loss, and the Chebyshev array achieves a -30.68 dB return loss at the center frequency with gains of 15.3 dBi and 17 dBi, respectively. The simulated and measured results are in good agreement.

• 한국정보처리학회논문지
• /
• 제6권7호
• /
• pp.1919-1928
• /
• 1999

기존의 속도 독립 회로 합성 시스템에서 사용되는 기술 방법들은 각각 특정한 설계 양식과 합성 방법에 적합하도록 만들어졌기 때문에 표준화 된 기술 방법으로 채택되지 못하고 있다. 본 논문에서는 하드웨어 기술을 위한 표준 언어인 VHDL을 이용하여 속도 독립 회로를 기술하고 합성하는 방법을 제안한다. VHDL은 광범위한 언어이므로 본 논문에서는 속도 독립 회로의 기술과 합성에 이용될 수 있는 VHDL 부집합을 정의한다. 그리고 VHDL로 기술된 회로 명세를 신호 전이 그래프로 변환한 다음에 기존의 합성 알고리즘을 이용하여 속도 독립 회로를 합성한다. 이를 위하여 각각의 VHDL 문을 부분적인 신호 전이 그래프로 변환하고 부분적인 신호 전이 그래프들을 합병함으로써 VHDL 프로그램 신호 전니 그래프로 변환하는 세계적인 방법을 제안한다. VHDL을 이용함으로써 시뮬레이션, 테스팅 등 기존의 VHDL 기반의 다양한 설계프로그램들과 속도 독립 회로 합성 프로그램을 통합하는 프레임워크 개발이 가능하게 되고 기존의 회로 설계자들이 쉽게 비동기 회로에 접근할 수 있게 되는 장점이 있다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1997년도 한국자동제어학술회의논문집; 한국전력공사 서울연수원; 17-18 Oct. 1997
• /
• pp.1275-1278
• /
• 1997

Cutting process has been automated by progress of CNC and CAD/CAM, but polishing process has been depended on only experiential knowledge of expert. To automate the polishing pricess polishing robot with 2 degrees of freedom which is attached to a machining center with 3 degrees of freedom has been developed. this automatic polishing robot is able to keep the polishing tool normal on the curved surface of die to improve a performance of polishing. Polishing task for a curved surface die demands repetitive operation and high precision, but conventional control algorithm can not cope with the problem of disturbance such as a change of load. In this research, we develop robust controller using real time sliding mode algorithm. To obtain gain parameters of sliding model control input, the signal compression method is used to identify polishing robot system. To obtain an effect of 5 degrees of freedom motion, 5 axes NC data for polishing are divided into data of two types for 3 axis machining center and 2 axis polishing are divided into data of two types for 3 axis machining center and 2 axis polishing robot. To find an efficient polishing condition to obtain high quality, various experiments are carried out.

• 대한전자공학회논문지SD
• /
• 제41권2호
• /
• pp.77-83
• /
• 2004

on-chip 상에서 발생하는 누화 잡음은 신호의 충실성을 위협하는 매우 중요한 요소이다. 따라서 본 논문에서는 최대 누화잡음의 크기를 예측하는 해석적인 방법을 제안한다. 정확한 잡음 수치를 예측하기 위해 연결선의 인덕턴스 성분을 고려하였고, 임의의 램프입력을 사용하였다. 또한 복잡한 누화 잡음 모형에서 최대 누화 잡음을 해석적으로 간단히 구하기 위해 가상의 소스 개념을 도입하였다. 된 연구에서 제안한 방법은 HSPICE 시뮬레이션 결과와 비교하여 최대 상대오차 4.3％ 이내의 정확도를 보였다. 따라서 본 연구는 신호 충실성 보장을 위한 다양한 설계 보조 도구 개발에 활용될 수 있을 것으로 본다.

• 대한전자공학회논문지SD
• /
• 제39권4호
• /
• pp.84-92
• /
• 2002

최근의 FPGA는 매우 높은 집적도와 빠른 동작속도 때문에 많은 응용분야에서 널리 사용되고 있다. 그러나, FPGA에 구현된 설계를 디버깅하는 과정은, FPGA의 내부에 존재하는 수많은 신호선들을 탐침하는 과정이 매우 오랜 시간을 요하는 FPGA 재-컴파일을 최소 수 차례 이상 필요로 함으로서 많은 문제점을 가지고 있다. 본 논문에서는, 이와 같은 FPGA 디버깅의 문제점을 분석하고, 새로운 디버깅 방법을 제안한다. 제안되는 방법은 FPGA 내부에 존재1차는 모든 신호선들에 대한 100% 탐침을 한 차례의 FPGA 재-컴파일과정 없이도 수행하는 것을 가능하게 할 뿐만 아니라, 한번의 FPGA 컴파일 과정으로 최소 한 개의 설계 오류를 찾을 수 있도록 한다. 본 논문에서 제안된 방법은 실험을 통하여서도 매우 효과적이며 실용적임이 확인되었다.

• 한국자동차공학회논문집
• /
• 제25권2호
• /
• pp.242-249
• /
• 2017

In this study, the relationship between the shape of a passenger airbag and the possibility of injury is analyzed using the Taguchi method. The optimal shape combination is proposed for a design guideline that can reduce the possibility of injury to the dummy. The airbag FE model for analysis is obtained using a CAD system that can change the shape through several independent variables. The widths of the left / right, top / bottom, and back / forth direction of the airbag shape are set as the design factors, and the effect of the combination injury probability according to the shape is analyzed. The minimum geometric combinations are obtained using the orthogonal array method. The signal to noise ratio is calculated and the optimal shape combination is obtained through sensitivity analysis. The obtained optimal shape combination is compared with the possibility of injury of the initial airbag shape to confirm improved airbag performance.

• 융합신호처리학회논문지
• /
• 제2권4호
• /
• pp.97-102
• /
• 2001

CAD(Computer-Aided Design)에서의 분할(partitioning)은 기능의 최적화를 위해 대상의 그룹화(grouping)로 레이아웃(layout)에 면적과 전파지연 최소화를 위해 함께 위치할 소자를 결정하는 문제 또는 스케쥴링이나 유닛 선택을 위한 HLS(high level synthesis)에서의 변수나 연산에 대한 집단화 (clustering) 문제들을 포함하여 분할 문제에서 해를 얻기 위해 Kernighan-Lin 알고리즘 Fiduccia Mattheyses heuristic, 시뮬레이티드 어닐링(simulated annealing)등의 방식이 이용된다. 본 논문에서는 회로 분할 문제에 대하여 유전 알고리즘(GA; genetic algorithm)을 이용한 해 공간 탐색(soultion space search)방식을 제안하였으며, 제안한 방식을 시뮬레이티드 어닐링 방식과 비교, 분석하였다.

• 대한전자공학회논문지
• /
• 제25권8호
• /
• pp.859-866
• /
• 1988

A high speed frame synchronization system has been realized which generates the frame sync clock from 565Mb/s data stream (the DS-5 digital multiplex hierarchy signal). The design of a frame pattern detector using a parallel detection method brings into low speed operation and resolves the problems due to the high speed operation. The frame synchronization algorithm recommended by CCITT is also realized by designing a sync mode controller. Appropriate design procedures are considered for an efficient hardware design and minimized connection lines. The CAD simulation as well as experiment show that the performance of the newly designed frame synchronization system satisfies the relevant requirements.