• 한국소음진동공학회:학술대회논문집
• /
• 한국소음진동공학회 2005년도 춘계학술대회논문집
• /
• pp.498-503
• /
• 2005

This paper is concerned with the implementation of adaptive positive position feedback controller using a digital signal processor and microcontroller The main advantage of the positive position feedback controller is that it can control a natural mode of interest by tuning the filter frequency of the positive position feedback controller to the natural frequency of the target mode. However, the positive position feedback controller loses its advantage when mistuned. In this paper, the fast fourier transform algorithm is implemented on the microcontroller whereas the positive position feedback controller is implemented on the digital signal processor. After calculating the frequency which affects the vibrations of structure most the result is transferred to the digital signal processor. The digital signal processor updates the information on the frequency to be controlled so that it can cope with both internal and external changes. The proposed scheme was installed and tested using a beam equipped with piezoceramic sensor and actuator. The experimental results show that the adaptive positive position feedback controller proposed in this paper can suppress vibrations even when the target structure undergoes structural change thus validating the approach.

• 한국인터넷방송통신학회논문지
• /
• 제21권6호
• /
• pp.49-55
• /
• 2021

최근 소형 추적 레이더는 다양한 환경에서 표적을 획득하고, 추적하여 한 번의 타격으로 표적의 시스템을 무능화 시킬 수 있는 높은 거리해상도를 갖는 소형 밀리미터파 추적 레이더 개발을 요구한다. 높은 거리해상도를 갖는 소형 밀리미터파 추적 레이더는 넓은 대역폭의 신호를 실시간으로 처리하고, 소형 추적 레이더의 성능 요구 조건을 충족할 수 있는 신호처리기의 구현이 필요하다. 본 논문에서는 소형 밀리미터파 추적 레이더의 신호처리기 역할과 기능을 수행할 수 있는 신호처리기를 설계하였다. 소형 밀리미터파 추적 레이더를 위한 신호처리기는 8채널에서 입력되는 OOOMHz의 중심주파수와 OOOMHz 대역폭의 신호를 실시간으로 처리하기를 요구한다. 신호처리기의 요구사항을 만족하기 위해 고성능 프로세서 및 ADC (Analog-to-digital converter) 적용과 FPGA (Field Programmable Gate Array)를 활용한 DDC (Digital Down Converter), FFT (Fast Fourier Transform) 등의 전처리 연산을 적용하여 신호처리기를 설계하였다. 마지막으로 소형 밀리미터파 추적 레이더를 위한 신호처리기의 성능시험을 통하여 구현한 신호처리기를 검증하였다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2000년도 하계종합학술대회논문집
• /
• pp.341-344
• /
• 2000

The 0-1 knapsack processor performing dynamic programming is designed and implemented on a programmable logic device. Three types of a processor, each with different behavioral models, are presented, and the operation of a processor of each type is verified with an instance of the 0-1 knapsack problem.

• Current Optics and Photonics
• /
• 제2권5호
• /
• pp.453-459
• /
• 2018

We have developed a high-performance signal-processing and image-rendering heterogeneous computation system for optical coherence tomography (OCT) on mobile processor. In this paper, we reveal it by demonstrating real-time OCT image processing using a Snapdragon 800 mobile processor, with the introduction of a heterogeneous image visualization architecture (HIVA) to accelerate the signal-processing and image-visualization procedures. HIVA has been designed to maximize the computational performances of a mobile processor by using a native language compiler, which targets mobile processor, to directly access mobile-processor computing resources and the open computing language (OpenCL) for heterogeneous computation. The developed mobile image processing platform requires only 25 ms to produce an OCT image from $512{\times}1024$ OCT data. This is 617 times faster than the naïve approach without HIVA, which requires more than 15 s. The developed platform can produce 40 OCT images per second, to facilitate real-time mobile OCT image visualization. We believe this study would facilitate the development of portable diagnostic image visualization with medical imaging modality, which requires computationally expensive procedures, using a mobile processor.

• 한국광학회지
• /
• 제8권5호
• /
• pp.426-430
• /
• 1997

개회로 구성 광섬유 자이로스코프(FOG)를 위한 폐회로 신호처리의 가능성을 밝히기 위한 신호처리기를 제작하였다. 이 신호처리기는 종래의 위상추적 신호처리 방식을 전디지털로 구현한 것으로서 광검출기의 출력단에서 곧바로 디지털로 변환하여 신호처리함으로써 잡음에 강한 FOG용 신호처리기로 동작할 수 있다. 또 이 신호처리기는 위상편이량 $2\pi$ 범위에서 최대 36비트의 분해능력을 가져 가장 분해능이 높은 신호처리기가 될 가능성이 있으며, 크기가 $2\pi$ 이상인 위상편이량도 측정할 수 있다. 제작된 신호처리기를 전 광섬유 FOG에 적용한 결과 적분시간이 1초일 때 위상차 분해능은 $3\mu$rad(회전율 0.74deg/hr에 해당)로서 지구의 자전속도를 충분히 확인할 수 있는 정도였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.386-389
• /
• 2013

본 논문에서는 Processor와 DDR2 사이에 인터페이스되는 고속신호의 Signal Integrity 해석을 위해 IC Chip의 IBIS Model과 Transmission Line의 S-Parameter를 이용하여 고속신호의 Transient 해석을 수행하고 Eye Diagram을 생성하였다. 고속으로 동작하는 DQ, DQS/DQSb 신호 및 Clock, Address, Control 신호의 Eye Diagram에서 Setup/Hold 구간동안 Timing Margin과 Voltage Margin을 측정하였으며 Over-/Under-shoot 및 Differential 신호의 Cross Point가 Spec에 만족하는지 확인하여 신호의 품질을 확보하였다.

• 전기전자학회논문지
• /
• 제20권1호
• /
• pp.89-93
• /
• 2016

본 논문에서는 다양한 영상 전처리 알고리즘들을 적용할 수 있고, 영상 인식과 같이 ISP 응용 프로그램을 병렬로 처리 가능한 SIMT(Single Instruction Multiple Threads) 기반 Image Signal Processor를 제안하였다. 기존의 ISP는 입력 영상의 품질 개선을 위하여 영상 개선 알고리즘이 하드웨어로 설계되어 처리 속도는 빠르지만 다양한 영상 처리 알고리즘에 따라 성능 최적화에 어려움이 있었다. 제안한 ISP는 명령어를 기반으로 한 프로세서로서 다양한 영상 처리 알고리즘을 수행하고 SIMT 구조를 적용하여 알고리즘을 병렬로 수행해 성능을 개선하였다. 제안하는 ISP를 검증하기 위해 Xilinx Virtex-7을 탑재한 VC707 Board를 사용하였으며 cell multicore processor와 비교했을 경우 수행시간이 약 71%, ARM Cortex-A9과 ARM Cortex-A15와 비교하였을 경우 각각 63%, 33% 성능을 개선하였다.

• 한국인터넷방송통신학회논문지
• /
• 제20권2호
• /
• pp.141-147
• /
• 2020

본 논문에서는 공간 및 전원에 제약사항이 존재하는 함정용 다기능레이다의 생존성 향상을 위해 고속 연산용 DSP를 GPU로 대체 가능성을 검토하기 위한 연구를 수행하였다. 성능비교를 위해 동일한 알고리즘으로 DSP와 GPU상에 신호처리기를 구현하였으며, 다기능 추적 레이다 비디오 신호에 대해 응답속도 측면에서 비교를 수행하였다. 성능비교 결과 전체 신호처리 응답속도는 최소 95 us에서 328 us로 GPU가 DSP대비 1.2배~4.1배 우세하였다. 이 연구를 통해 DSP대비 GPU의 성능은 향후 함정용 다기능레이다 뿐 아니라 고속연산이 필요한 레이다신호처리장치를 대체할 수 있을 것으로 예상된다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1993년도 한국자동제어학술회의논문집(국내학술편); Seoul National University, Seoul; 20-22 Oct. 1993
• /
• pp.685-691
• /
• 1993

This paper introduces a PC-based image data processing unit that is composed of preprocessor board and main processor board; The preprocessor contains Inmos A110 processor and efficient H/W architecture for fast mask/logic operations at the speed of video signal rate. It is controlled by the main processor which communicates with the host PC. The main processor board contains TI TMS320C31 digital signal processor, and can access the frame memory of the processor for extra S/W tasks. We test 3*3, 5*5 masks and logic operations on 386/486/DSP and compare the result with that of the proposed unit. The result shows ours are extremely faster than conventional CPU based approach, that is, over several hundred times faster than even DSP.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 학술대회 논문집 정보 및 제어부문
• /
• pp.711-713
• /
• 2004

In the past time, the protection relay did only a protection function. Currently, its upgraded device i.e. IED(Intelligent Electric Device) has been designed to protect, control, and monitor the whole power system automatically. Also the device is desired to successfully measure important elements of the power system. This paper considers design method of a digital protection IED with a function of measuring various elements and a communication function. The protection IED is composed of the specific function modules that are signal process module, communication module, input/output module and main control module. A signal process module use a DSP processor for analysis of input signal. Main control module use a embedded processor, Xscale, that has an ARM Core. The communication protocol uses IEC61850 protocol that becomes standard in the future. The protection IED is able to process mass information with high-performance processor. As each function module is designed individually, the reliability of the device can be enhanced.