• 제목/요약/키워드: Signal Processor

검색결과 1,193건 처리시간 0.024초

광디스크 디지털 서보의 저전력 구현 아키텍쳐 (Low Power Digital Servo Architecture for Optical Disc)

  • 허준호;김수원
    • 전자공학회논문지SC
    • /
    • 제38권2호
    • /
    • pp.31-37
    • /
    • 2001
  • 광디스크 재생기에서 사용되는 디지털 서보는 주변 블록과의 집적화가 유리하고, 온도변화에 따른 열화가 적으며, 각종 픽업에 대한 유연한 대응이 가능한 장점 때문에 이용도가 점점 높아지고 있는 추세이다.[6] 그러나 디지털 시그널 프로세서를 내장한 디지털 서보는 전력 소비량이 매우 큰 단점을 가지고 있다. 본 논문에서는 광디스크 재생기의 특성 상 초기화 시간에 대부분의 기능이 몰려 있으므로 DSP의 사이클 수는 많이 차지 하나, 실제로 전력 소비에 주된 영향을 끼치는 시간은 초기화 시간이 아닌 재생 모드 시간 임에 착안하여 디지털 서보의 소비 전류를 획기적으로 줄일 수 있는 방안을 제시하였다. 재생 모드에서의 필터 처리 사이클 수를 최대한 줄일 수 있도록 아키텍쳐를 변환함과 동시에 디지털 서보의 재생 모드를 병렬 처리함으로써, 전체 시스템의 소비 전력을 크게 줄이는 효과를 얻을 수 있도록 하였다. 즉, 광디스크 재생기의 디지털 서보에 포함되는 DSP 코아의 리소스 공유를 통해DSP의 동작 속도와 부하를 크게 줄임으로써 소비 전류를 획기적으로 줄이는 효과를 얻어낸 것이다. 이러한 개념은 DSP-코아 뿐만 아니라, ROM, RAM에도 모두 적용되어 기존 아키텍쳐의 디지털 서보에 비해 소비 전류를 83% 가까이 줄일 수 있는 효과를 얻을 수 있었다.

  • PDF

NFC 브릿지 칩 설계 및 구현 (A Design and Implementation of NFC Bridge Chip)

  • 이평한;류창호;천성훈;김성완
    • 전자공학회논문지
    • /
    • 제52권3호
    • /
    • pp.96-101
    • /
    • 2015
  • 최근 NFC(Near Field Communication)기능을 내장한 스마트폰의 급속한 보급과 더불어 다양한 응용분야와 서비스들이 생겨나고 있다. 기존 비접촉식 스마트카드의 주요 기능이었던 전자식 잠금장치(DDL; Digital Door Lock)와 전자결제를 휴대폰으로 대체할 수 있을 뿐 아니라, Bluetooth 나 Wifi 등의 통신기술에서 초기 setup 과정의 번거로움을 덜어주는 페어링(Pairing) 기능, 가전제품들을 휴대폰으로 모니터링하고 컨트롤하는 기능, 최근 수요가 급격히 증가하고 있는 다양한 센서들의 데이터를 휴대폰으로 수집하여 통신망으로 연결시켜 주는 기능 등 수요가 급격히 증가하고 있다. 이 다양한 센서들과 NFC가 접목됨으로써 한동안 국가적으로 추진해 왔던 USN(Ubiquitous Sensor Network)을 한층 활성화 할 것으로 기대된다. 또한 이는 최근에 큰 화두가 되고 있는 사물인터넷(IoT; Internet of Things) 기술의 핵심이라고 할 수 있는데, IoT 의 최종단에서 중요한 역할을 담당하고 있다. 이러한 기능들을 수행하기 위해서는 NFC 브릿지라고 하는 즉, 각종 디바이스와 휴대폰의 NFC 컨트롤러칩을 연결시켜 주는 기능을 하는 칩이 필요하게 된다. 기존의 Passive 태그 칩 기능에 다양한 디바이스들과의 인터페이스 기능을 추가함으로써 간단하면서도 저렴한 NFC 브릿지 기능을 수행할 수 있도록 하는 칩이다. 본 연구에서는 NFC Forum에서 만든 NFC 표준을 기반으로 하여 NFC 브릿지 칩을 설계하고 구현하였다. 이 칩은 크게 디지털 파트와 아날로그 파트로 구성이 되어 있어서, RF 신호 처리와 이를 디지털 신호로 변환하여 디바이스와 인터페이스가 가능하도록 하였다. 특히 RF 감지를 통하여 디바이스의 호스트 프로세서를 깨우는 기능을 추가함으로써 디바이스의 전력손실을 최소화 할 수 있다. 이 기능은 무전원 혹은 저전력 디바이스에 주로 사용되기 때문에 아주 중요한 기능이라고 할 수 있다. 캐리어 주파수는 13.56MHz를 사용하고 있고, 데이터 전송속도는 212kbps 및 424kbps를 지원하고 있으며, SMIC 180nm mixed-mode 공정을 사용하여 제작되어졌다. 제작된 칩의 기능과 성능을 검증하기 위하여 혈당측정기에 적용을 하여 NFC 혈당측정기 시스템을 구현하였는데, 이 구현된 시스템도 본 논문에 기술하였다.

선형 추진 BLDC 모터에 대한 파라미터 추정 기법을 이용하는 오토 튜닝(Auto Tuning) PI 제어기 설계 (The Design of an Auto Tuning PI Controller using a Parameter Estimation Method for the Linear BLDC Motor)

  • 차영범;송도호;구본민;박무열;김진애;최중경
    • 한국정보통신학회논문지
    • /
    • 제10권4호
    • /
    • pp.659-666
    • /
    • 2006
  • 서보 모터는 컴퓨터와 센서로부터 오는 지령에 대해 정밀한 모션제어 즉, 정확한 속도조절과 위치 잡기를 수행함으로써 자동화 시스템에서 중요한 부분으로 사용된다. 특히, 선형추진 BLDC모터는 볼스크류, 타이밍 벨트, 랙/피니온과 같은 마찰 유도 전달 메카니즘들과 연결을 갖는 회전식 서보모터들에 비해 다양한 장점들을 갖는다. 본 논문은 정현파 구동형 선형 추진 BLDC모터의 동특성과 출력들로부터 얻어지는 정보를 이용하여 미지의 전동기 계통 파라미터들을 추정하는 방식을 제안한다. 추정된 파라미터들은 제어기와 외란 관측기의 이득을 조절하는데 사용될 수 있다. 이러한 목적을 이루기 위해 고성능의 디지털신호처리프로세서로 계자기준제어(FOC)기법을 구현하기 위해 설계된 TMS320F240을 선형 BLDC 서보 전동기의 제어기로서 사용한다. 이 서보전동기 응용 전용의 DSP는 A/D Converter와 PWM 발생부, 다수의 IO Port를 내장하고 있어 서보모터 제어기에 중요한 역할을 담당하게 된다. 이 선형 BLDC 서보 전동기 시스템은 또한 IPM 구동기와 홀센서 타입의 전류센서모듈 그리고 게이트 구동 신호와 고장 신호들의 전기적 절연을 위한 광결합 모듈을 포함한다.

5상 유도전동기 구동을 위한 수정된 직접 토크제어 시스템 (The Modified Direct Torque Control System for Five-Phase Induction Motor Drives)

  • 김민회;김남훈;백원식
    • 조명전기설비학회논문지
    • /
    • 제23권2호
    • /
    • pp.138-147
    • /
    • 2009
  • 본 논문에서는 5상 농형유도전동기(Five-phase squirrel-cage induction motor)의 수정된 직접 토크제어(Direct torque control, DTC) 시스템을 제안한다. 5상 유도전동기 구동은 추가적인 자유도로 인하여 개선된 특성이 얻어짐과 동시에 일반적인 3상 유도전동기에 비해 토크의 맥동이 감소하며, 신뢰성 증가와 같은 장점을 가진다. 5상 유도전동기의 직접 토크제어는 인버터 구동시스템이 기존의 3상 인버터가 8개의 공간전압 벡터를 가지고 있는 것에 비해서 32개의 공간전압 벡터를 제공하기 때문에 여러 가지 장점이 있다. 그러나 5상 전동기의 경우는 제3공간 고조파 성분으로 인하여 구조적인 단점을 가지고 있어 고조파 성분의 전류제어가 요구된다. 따라서 이 논문에서는 5상 유도전동기의 특성을 개선하기 위하여 제3고조파 전류성분을 제어할 수 있는 수정된 직접 토크제어 시스템을 제시한다. 전통적인 5상 유도전동기의 직접 토크제어와 제안된 직접 토크제어 시스템의 운전특성을 검증하기 위하여, 디지털 제어기로 32[bit] 고정소수점 DSP인 TMS320F2812를 사용하여 2.2[kW] 5상 유도전동기의 속도제어 시스템을 구성하여 동특성을 관찰한 결과 우수한 특성이 얻어짐을 확인하였다.

CMOS 이미지 센서를 사용한 방사선 측정에 관한 연구 (A Study On Radiation Detection Using CMOS Image Sensor)

  • 이주현;이승호
    • 전기전자학회논문지
    • /
    • 제19권2호
    • /
    • pp.193-200
    • /
    • 2015
  • 본 논문에서는 CMOS 이미지 센서를 사용한 방사선 측정 알고리즘 및 장치의 구성을 제안한다. CMOS 이미지 센서를 사용한 방사선 측정 알고리즘은 CMOS 이미지 센서에 입사된 방사선 입자 판별 알고리즘과 CMOS 이미지 센서로 매초 수 십장의 이미지에 입사된 방사선 입자에 대한 픽셀 수의 누적 및 평균을 기준으로 하는 방사선 수치 측정 알고리즘을 사용한다. CMOS 이미지 센서에 입사된 방사선 입자 판별 알고리즘은 입사된 방사선 입자의 이미지를 R, G, B로 분할하고 각각의 이미지에 대해 명암 및 백그라운드와 입자를 구별할 수 있는 임계값 설정 조정을 통하여 측정한다. 방사선 수치 측정 알고리즘은 설정된 주기에 따른 CMOS 이미지 센서로 매초 수 십장의 이미지에 입사된 방사선 입자수를 누적 저장, 평균을 통하여 방사선 수치를 측정한다. 제안된 알고리즘의 검증을 위한 하드웨어 장치는 CMOS 이미지 센서 및 이미지 시그널 프로세서부, 제어부, 전원회로부, 디스플레이부 등으로 구성된다. 제안된 CMOS 이미지 센서를 사용한 방사선 측정에 관하여 실험한 결과는 다음과 같다. 첫 번째로 저가의 CMOS 이미지 센서를 사용하여 방사선 입자 판별 측정 실험을 통해 고가의 GM Tube의 측정 구간별 특성과 대체로 유사한 특성을 나타낼 수 있음을 확인할 수 있었다. 두 번째로 저가의 CMOS 이미지 센서로 방사선 수치 측정 실험을 통해 고가의 GM Tube가 나타내는 선형 특성과 대체로 유사한 특성을 나타냄을 확인할 수 있었다.

연산복잡도가 적은 radix-26 FFT 프로세서 (Novel Radix-26 DF IFFT Processor with Low Computational Complexity)

  • 조경주
    • 한국정보전자통신기술학회논문지
    • /
    • 제13권1호
    • /
    • pp.35-41
    • /
    • 2020
  • FFT(fast Fourier transform) 프로세서는 통신, 영상, 생체 신호처리와 같은 다양한 응용에 폭 넓게 사용된다. 특히, 고성능 저전력 FFT 연산은 OFDM 전송방식을 사용하는 통신시스템에서는 필수적이다. 본 논문에서는 연산복잡도가 적고 하드웨어 효율이 우수한 새로운 radix-26 FFT 알고리즘을 제안한다. 7차원 인덱스 매핑을 사용하여 회전인자를 분해하고 radix-26 FFT 알고리즘을 유도한다. 제안한 알고리즘은 기존 알고리즘과 비교하여 회전인자가 간단하고 복소 곱셈 수가 적어 회전인자를 저장하는 메모리 크기를 줄일 수 있다. 한 스테이지에서 회전인자의 계수가 적을 때 복소 곱셈기 대신 복소 상수곱셈기를 사용하면 복소곱셈을 효율적으로 처리할 수 있다. 복소 상수곱셈기는 CSD(canonic signed digit)과 CSE(common subexpression elimination) 알고리즘을 사용하여 보다 효율적으로 설계할 수 있다. 제안한 radix-26 알고리즘에서 필요한 복소 상수곱셈기를 CSD와 CSE를 이용하여 효율적으로 설계하는 방법을 제안한다. 제안한 방법의 성능을 평가하기 위해 SDF(single-path delay feedback) 구조를 사용하여 256 포인트 FFT를 설계하고 FPGA로 합성한 결과, 제안한 알고리즘은 기존 알고리즘 보다 약 10% 정도 하드웨어를 적게 사용하였다.

Azimuth Stitching 없는 ScanSAR 영상화: 시간영역 교차상관 (A ScanSAR Processing without Azimuth Stitching by Time-domain Cross-correlation)

  • 원중선
    • 대한원격탐사학회지
    • /
    • 제38권3호
    • /
    • pp.251-263
    • /
    • 2022
  • 이 논문은 ScanSAR 영상화에 대한 새로운 아이디어를 소개한다. 버스트(Burst) 모드로 신호를 획득하는 ScanSAR의 전통적인 영상화는 버스트 간 영상을 연결하는 Azimuth stitching이 필요하여, 이 과정은 방사왜곡 및 위상왜곡을 유발한다. 전통적인 SPECAN 방법 대신 이 논문에서는 시간영역 교차상관을 이용하여 Azimuth stitching 과정 없이 영상화가 가능한 새로운 방법을 소개한다. 이 방법의 핵심 아이디어는 기준함수 밴드폭을 적절히 확장하여 시간영역 교차상관을 수행하면 Azimuth stitching 없이도 영상화가 가능하다는 점이다. 이 방법을 실제 위성 원시신호에 적용하여 영상 전 구간에서 영상품질과 방사왜곡 관점에서 우수한 성능을 검증하였다. 버스트 모드를 기반으로 하는 ScanSAR는 영상품질(3 dB 해상도, peak-to-sidelobe ratio (PSLR), 압축률, Speckle 잡음 등)은 모든 품질지표에서 도플러 주파수 전 영역 신호를 이용하는 Stripmap에 비해 낮을 수밖에 없다. 그러나, 각 활용분야 및 기술에 따라 선정된 특정 영상 품질지표 만을 개선할 수 있는 방법은 다양하다. 따라서 ScanSAR 영상화는 모든 활용분야에 획일적인 방법에 의한 영상화보다는, 각 활용에 따라 요구되는 품질지표 우선순위에 따라 최적화할 수 있는 영상화 방법을 적용하는 차별화 전략이 요구된다.

ECDSA 하드웨어 가속기가 내장된 보안 SoC (A Security SoC embedded with ECDSA Hardware Accelerator)

  • 정영수;김민주;신경욱
    • 한국정보통신학회논문지
    • /
    • 제26권7호
    • /
    • pp.1071-1077
    • /
    • 2022
  • 타원곡선 암호 (elliptic curve cryptography; ECC) 기반의 공개키 기반구조 구현에 사용될 수 있는 보안 SoC(system-on-chip)를 설계하였다. 보안 SoC는 타원곡선 디지털 서명 알고리듬 (elliptic curve digital signature algorithm; ECDSA)용 하드웨어 가속기가 AXI4-Lite 버스를 통해 Cortex-A53 CPU와 인터페이스된 구조를 갖는다. ECDSA 하드웨어 가속기는 고성능 ECC 프로세서, SHA3 (secure hash algorithm 3) 해시 코어, 난수 생성기, 모듈러 곱셈기, BRAM (block random access memory), 그리고 제어 FSM (finite state machine)으로 구성되며, 최소의 CPU 제어로 ECDSA 서명 생성과 서명 검증을 고성능으로 연산할 수 있도록 설계되었다. 보안 SoC를 Zynq UltraScale+ MPSoC 디바이스에 구현하여 하드웨어-소프트웨어 통합 검증을 하였으며, 150 MHz 클록 주파수로 동작하여 초당 약 1,000번의 ECDSA 서명 생성 또는 서명 검증 연산 성능을 갖는 것으로 평가되었다. ECDSA 하드웨어 가속기는 74,630개의 LUT (look-up table)와 23,356개의 플립플롭, 32kb BRAM 그리고 36개의 DSP (digital signal processing) 블록의 하드웨어 자원이 사용되었다.

차세대소형위성 2호 영상 레이다 안테나 개발 및 차량 탑재 시험 (Development and Field Test of the NEXTSat-2 Synthetic Aperture Radar (SAR) Antenna Onboard Vehicle)

  • 신구환;이정수;장태성;김동국;정영배
    • 우주기술과 응용
    • /
    • 제1권1호
    • /
    • pp.33-40
    • /
    • 2021
  • 본 논문에서는 총 무게 42 kg 이내의 요구사항을 토대로 차세대소형위성 2호 영상 레이다 시스템을 개발한 결과를 보고한다. 차세대소형위성 2호는 소형급 인공위성으로, 탑재체의 무게 비중이 전체 무게 대비 약 40% 정도를 차지하도록 설계하였다. 영상 레이다 시스템은 안테나, RF송수신기, 기저대역 신호처리기, 전력부 등으로 구성되며, 이 중에서 특히 무게 비중이 큰 부품은 영상 레이다의 핵심인 안테나이다. 안테나 설계시 이득, 효율 등을 고려한 다양한 선택이 가능하지만, 차세대소형위성 2호 사업에서 요구하는 무게, 전력 및 해상도 등을 반영하여 Micro-strip Patch Array 안테나를 채택하여 설계하였다. 차세대소형위성 2호의 임무 요구 조건에 부합하도록 안테나의 주파수는 9.65 GHz, 이득은 42.7 dBi 그리고 반사손실은 -15 dB로 규정하여 개발하였으며, 차량에 탑재한 현장시험을 통하여 요구 성능의 충족 여부를 검증하였다.

L-자형 선배열을 이용한 지음향학적 인자 역산 및 음원 위치 추정 (Geoacoustic Inversion and Source Localization with an L-Shaped Receiver Array)

  • 김경섭;이근화;김성일;김영규;성우제
    • 한국음향학회지
    • /
    • 제25권7호
    • /
    • pp.346-355
    • /
    • 2006
  • 본 논문에서는 동해 천해 영역에서 예인 음원과 L-자형 수신 선배열을 이용한 해상 실험(MAPLE IV)을 통해 수집된 신호 자료에 대해 정합장처리를 이용한 지음향 역산 및 음원 위치 추정을 수행하였다. L-자 형태의 수신 선배열은 수직 선배열과 해저면에 수평으로 놓여진 수평 선배열로 구성되어 있으며, 음원은 협대역 다중 주파수 성분을 가지는 저주파 연속 음원이 예인되었다. 역산 목적함수는 선배열 수신 신호벡터 처리 방식에 따라 다음과 같이 Bartlett 프로세서를 기반으로 한 세 가지 형태 - (1) 수직 및 수평선배열 자료 전체를 하나의 신호 벡터로 상관 처리할 경우, (2) 수직 및 수평선배열 각각에 대한 결과를 비상관 평균할 경우, (3) 수직 및 수평선배열 상호간의 상관 관계만을 이용할 경우- 를 사용하고 그 결과들을 수직 및 수평 선배열 신호를 단독으로 사용할 경우의 결과들과 함께 비교하였다. 역산 결과의 타당성을 확인하기 위해 역산 과정에서 사용한 각 프로세서와 역산된 지음향 인자를 이용하여 낮은 신호 대 잡음비를 갖는 주파수 성분에 대해 음원 위치 추정을 수행하고 성능을 비교하였다.