• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.66-66
• /
• 1999

최근 들어 다결정 SiGe은 MOS(Metal-Oxide-Semiconductor)에서 기존에 사용되던 다결정 Si 공정과의 호환성 및 여러 장점으로 인하여 다결정 Si 대안으로 많은 연구가 진행되고 있다. 고농도로 도핑된 P type의 다결정 SiGe은 Ge의 함량에 따른 일함수의 조절과 낮은 비저항으로 submicrometer CMOS 공정에서 게이트 전극으로 이용하려는 연구가 진행되고 있으며, 55$0^{\circ}C$ 이하의 낮은 온도에서도 증착이 가능하고, 도펀트의 활성화도가 높아서 TFT(Thin Film Transistor)에서도 유용한 재료로 검토되고 있다. 현재까지 다결정 SiGe의 증착은 MBE, APCVD, RECVD. HV/LPCVD 등 다양한 방법으로 이루어지고 있다. 이중 HV/LPCVD 방법을 이용한 증착은 반도체 공정에서 게이트 전극, 유전체, 금속화 공정 등 다양한 공정에서 사용되고 있는 방법으로 현재 사용되고 있는 반도체 공정과의 호환성의 장점으로 다결정 SiGe 게이트 전극의 증착 공정에 적합하다고 할 수 있다. 본 연구에서는 HV/LPCVD 방법을 이용하여 게이트 전극으로의 활용을 위한 다결정 SiGe의 증착 메카니즘을 분석하고 Ex-situ implantation 후 열처리에 따라 나타나는 활성화 정도를 분석하였다. 도펀트를 첨가하지 않은 다결정 SiGe을 주성엔지니어링의 EUREKA 2000 장비를 이용하여, 1000$\AA$의 열산화막이 덮혀있는 8 in 웨이퍼에 증착하였다. 증착 온도는 55$0^{\circ}C$에서 6$25^{\circ}C$까지 변화를 주었으며, 증착압력은 1mtorr-4mtorr로 유지하였다. 낮은 증착압력으로 인한 증착속도의 감소를 방지하기 위하여 Si source로서 Si2H6를 사용하였으며, Ge의 Source는 수소로 희석된 10% GeH4와 100% GeH4를 사용하였다. 증착된 다결정 SiGe의 Ge 함량은 RBS, XPS로 분석하였으며, 증착된 박막의 두께는 Nanospec과 SEM으로 관찰하였다. 또한 Ge 함량 변화에 따른 morphology 관찰과 변화 관찰을 위하여 AFM, SEM, XRD를 이용하였으며, 이온주입후 열처리 온도에 따른 활성화 정도의 관찰을 위하여 4-point probe와 Hall measurement를 이용하였다. 증착된 다결정 SiGe의 두게를 nanospec과 SEM으로 분석한 결과 Gem이 함량이 적을 때는 높은 온도에서의 증착이 더 빠른 증착속도를 나타내었지만, Ge의 함량이 30% 되었을 때는 온도에 관계없이 일정한 것으로 나타났다. XRD 분석을 한 결과 Peak의 위치가 순수한 Si과 순수한 Ge 사이에 존재하는 것으로 나타났으며, ge 함량이 많아짐에 따라 순수한 Ge쪽으로 옮겨가는 경향을 보였다. SEM, ASFM으로 증착한 다결정 SiGe의 morphology 관찰결과 Ge 함량이 높은 박막의 입계가 다결정 Si의 입계에 비해 훨씬 큰 것으로 나타났으며 근 값도 증가하는 것으로 나타났다.

• 한국진공학회지
• /
• 제4권S1호
• /
• pp.178-184
• /
• 1995

SiO2 위에 as-dep. 비정질 Si1-xGex 합금박막을 증착하기 위하여 Si2H6 와 GeH4 가스를 사용한 저압 화학 기상증착(LPCVD)에 관하여 연구하였다. 증착온도는 $400-500^{\circ}C$였으며, 공정압력은 0.5-1Torr 였다. 박막내의 Ge 함량은 온도 및 증착가스의 유량이 일정하면 공정압력이 증가함에 따라 증가하였고, 공정압력 및 증착가스의 유량이 일정하면 증착온도에 관계없이 일정하였다. 일정한 Si2H6가스의 표면반응은 박막내의 Ge 원자에 의해 촉진됨을 알 수 있었다. 조성이 일정한 Si1-xGex 박막의 증착속도는 증착온도 증가에 따라 Arrhenius 형태로 증가하여, Si, Si0.84Ge0.16,Si0.69Ge0.31박막증착의 활성화에너지는 각각 1.5, 1.13, 1 eV로서 박막내의 Ge함량이 증가함에 따라 활성화 에너지는 감소하였다.

• 한국산학기술학회논문지
• /
• 제5권4호
• /
• pp.367-370
• /
• 2004

초고속 RF IC의 핵심소자인 SiGe 에피텍시층을 가진 이종양극트란지스터(hetero junction bipolar transistor: HBT)를 0.35㎛급 Si-Ge BiCMOS공정으로 제작하였다. 낮은 VBE영역에서의 current gain의 선형성을 향상시키기 위하여 SiGe에피텍시층의 결함밀도를 감소시킬 수 있는 캐핑실리콘의 두께와 EDR온도의 최적화 공정조건을 알아보았다. 캐핑 실리콘의 두께를 200Å과 300Å으로 나누고 초고속 무선통신에서 요구되는 낮은 노이즈를 위한 EDR(Emitter Drive-in RTA)의 온도와 시간을 900-1000℃, 0-30 sec로 각각 변화시키면서 최적조건을 확인하였다. 실험범위 내에서의 최적공정조건은 300Å의 capping 실리콘과 975℃-30sec의 EDR 조건을 확인하였다.

• 한국진공학회지
• /
• 제14권1호
• /
• pp.29-34
• /
• 2005

실리콘-게르마늄 바이시모스(SiGe BiCMOS) 소자 제작시 발생하는 실리콘-게르마늄 이종접합 바이폴라 트랜지스터(SiGe HBT) 열화 현상에 대하여 고찰하였다. 독립적으로 제작된 소자에 비해 SiGe BiCMOS 공정에서의 SiGe HBT소자는 얼리 전압(Early voltage), 콜렉터-에미터 항복전압 및 전류이득등의 DC특성이 열화되고 상당한 크기의 베이스 누설전류가 존재한다는 것을 알 수 있었다. 또한 AC 특성인 차단주파수(f/sub T/) 및 최대 진동주파수(f/sub max/)도 1/2이하로 현저하게 저하되는 것을 확인하였다. 이는 고온의 소오스-드레인 열처리에 의한 붕소의 농도분포 변화가 에미터-베이스 및 콜렉터-베이스 접합 위치에 변화를 주고, 결국 실리콘-게르마늄 내에서의 접합 형성이 이루어지지 않아 전류 이득이 감소하고 기생 장벽이 형성되어서 발생한 현상이다.

• 한국전자파학회논문지
• /
• 제13권8호
• /
• pp.764-768
• /
• 2002

본 논문에서는 (주)타키오닉스의 SiGe HBT 공정을 이용하여 double balanced Gilbert cell down conversion MMIC mixer를 구현한 결과를 제시하고, 이를 통해 RFIC 설계용 SiGe HBT 파운드리의 정확성과 신뢰성을 평가하였다. 제작된 Mixer는 3 V 동작 전압에서 10 mA의 전류를 소모하며, 2 GHz의 주파수 대역에서 17 dB의 Conversion Gain과 9.8 dB NF, -4.2 dBm Output 1 dB Compression Point, -27 dEc의 RF-IF Isolation의 특성을 나타내었으며 우수한 50 $\Omega$ 입. 출력 정합 특성을 갖는다. 시뮬레이션 결과와 측정결과는 거의 유사한 특성을 가지며, 이를 통해 SiGe HBT 모델 라이브러리의 정확성과 공정의 재현성을 검증할 수 있었다.

• 한국진공학회지
• /
• 제17권2호
• /
• pp.156-159
• /
• 2008

Pseudo-MOSFET 방법을 이용하여 Ge농도에 따른 SiGe-on-Insulator(SGOI) 기판의 특성을 평가하였다. SGOI 기판은 compressive-SiGe / Relaxed-Si / Buried oxide / Si-substrate 구조로 SOI 기판 위에 에피택셜 성장법으로 SiGe층을 형성하였으며 compressive SiGe층의 Ge 농도는 각각 16.2％, 29.7％, 34.3％, 56.5％ 이다. 실험결과 Ge 농도가 증가함에 따라 누설전류가 증가하는 특성을 보였으며 threshold voltage는 nMOSFET의 경우 3V에서 7V로 이동하였으며 pMOSFET의 경우도 -7 V에서 -6 V로 이동하는 특성을 보였다. 급속 열처리 공정 (rapid thermal anneal) 후에 매몰 산화층과 기판 계면간의 스트레스에 의한 포획준위가 발생하여 소자특성이 열화되었지만, $H_2/N_2$ 분위기에서 후속 열처리 공정 (post RTA anneal) 을 통하여 계면 간의 포획준위를 감소시켜 SGOI Pseudo-MOSFET의 전기적 특성이 개선되었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 추계학술대회 논문집 Vol.15
• /
• pp.151-154
• /
• 2002

AP/RPCVD를 이용하여 $650^{\circ}C$의 저온에서 실리콘-게르마늄의 선택적 단결정 성장 (Selective Epitaxy Growth: SEG) 을 수행하였다. 본 실험에서는 $SiH_4$, $GeH_4$ 그리고 HCl 가스를 사용하여 잠입시간 동안 실리콘-게르마늄막을 성장시키고 연속해서 HCI 가스만을 주입하여 산화막 위에 형성되어진 작은 결정입자들을 식각하는 공정을 반복적으로 수행하였다. HCl 의 식각에 의해 한 주기의 잠입기 후에도 다시 잠입기가 존재함을 확인하였고, 이 성장법을 통하여 한 주기의 잠업시간 동안 증착할 수 있는 두께 이상으로 실리콘-게르마늄막의 선택적 성장이 가능하였다. 이는 저온 선택적 실리콘-게르마늄 성장 시 RPCVD에서 보이는 낮은 선택성과 $SiH_4$의 짧은 장입시간으로 인해 원하는 두께까지 확보하기 힘든 단점을 극복한 것이다. 선택성을 향상시키기 위해 실리콘-게르마늄 증착중 주입된 HCI의 유량에 따라 잠입시간과 증착속도에 영향을 주었으며, 연속공정을 위한 식각공정은 20sccm의 HCI을 20초간 주입하여 선택성을 유지하였다. 또한 보론 불순물의 첨가가 선택적으로 성장되는 박막의 결정성에 미치는 영향도 분석되었다.

• 한국진공학회지
• /
• 제20권2호
• /
• pp.77-85
• /
• 2011

실리콘(Si)에 비해 상대적으로 밴드 갭이 작고, 열전도도가 낮으며, 기존의 Si 반도체 공정 기술과 호환이 가능한 실리콘-게르마늄(SiGe) 합금은 트랜지스터, 광수신 소자, 태양전지, 열전 소자 등 다양한 전자 소자에서 사용되고 있다. 본 논문에서는 SiGe 합금이 전자소자에 응용되는 원리 및 응용과 관련된 기술적인 논제들을 고찰한다. Si에 비해 밴드 갭이 작은 게르마늄(Ge)이 그 구성 원소인 SiGe 합금의 밴드 갭은 Si과 Ge의 분률과 상관없이 항상 Si의 밴드 갭 보다 작다. 이러한 SiGe의 작은 밴드 갭은 전류 이득의 손실 없이 베이스 두께를 감소시키는 것을 가능하게 하여 바이폴라 트랜지스터의 동작속도를 향상시킨다. 또한, Si이 흡수하지 못하는 장파장 대의 빛을 SiGe이 흡수하여 광전류를 생성하게 함으로써 태양전지의 변환효율을 증가시킨다. 질량이 서로 다른 Si 및 Ge 원소의 불규칙적인 분포에 의해 발생하는 포논 산란 효과 때문에 SiGe 합금은 순수한 Si 및 Ge과 비교할 때 낮은 열전도도를 갖는다. 낮은 열전도도 특성의 SiGe 합금은 전자 소자 구조 내에서의 열 손실을 억제하는데 효과가 있으므로 Si 반도체 공정 기반의 열전 소자의 구성 물질로서 활용이 기대된다.

• 한국진공학회지
• /
• 제9권4호
• /
• pp.346-352
• /
• 2000

15%와 42%의 Ge함량을 갖는 poly $Si_{1-x}Ge_x$ 박막을 $700^{\circ}C$의 습식 산화 분위기에서 산화 공정을 진행하고, 박막의 산화 거동을 RBS, XPS, cross-sectional TEM으로 분석하였다. Poly $Si_{0.8}Ge_{0.15}$박막의 경우, $GeO_2$에 비해 열적으로 안정한 $SiO_2$가 우선 생성되고, 반응에 참여하지 못한 Ge은 산화막과 poly $Si_{1-x}Ge_{x}$박막의 계면에 축적되어 산화막 하부의 Ge농도가 증가함을 확인하였다. Poly $Si_{0.8}Ge_{0.42}$ 박막의 경우, 산화막내에 많은 양의 Ge이 $GeO_2$와 Ge 형태로 존재하였고, 이러한 $GeO_2$의 형성으로 인해 산화속도의 증가를 확인하였다. 이러한 분석 결과를 바탕으로 Ge 함량 증가에 따른 poly $Si_{1-x}Ge_x$ 박막의 산화 모델을 제시하였다.

• 센서학회지
• /
• 제5권2호
• /
• pp.61-67
• /
• 1996

RTCVD (rapid thermal chemical vapor deposition) 법으로 $SiH_{4}$ / $GeH_{4}$ / $H_{2}$ 혼합가스를 사용하여 $Si_{1-x}Ge_{x}$ 구조의 이종접합 에피막을 성장한 후, 성장에 사용된 원료가스의 혼합비에 대한 Ge 조성비 변화와 성장계면 특성 그리고 격자 부정합에 의한 에피막의 결함에 대하여 조사하였다. $650^{\circ}C$의 비교적 낮은 온도에서 $Si_{1-x}Ge_{x}$ /Si 이종접합 에피막을 약 $400\;{\AA}$ 두께로 성장하였을 때 격자부정합에 의한 결함은 관찰되지 않았으며, 공정조건에 따른 Ge 조성비 변화는 $SiH_4$ / $GeH_{4}$의 유량비에 따라 선형적인 특성을 나타내었다. 200 ppm $B_{2}H_{6}$ 가스를 사용한 in-situ 불순물 첨가 공정에서는 $Si_{1-x}Ge_{x}$ / Si 구조의 불순물 농도분포 변화가 접합계면에서 수 백${\AA}$ / decade 로 조절될 수 있었으며, Ge 조성비 변화도 동등한 수준의 계면특성을 나타내었다.