• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.66-66
• /
• 1999

최근 들어 다결정 SiGe은 MOS(Metal-Oxide-Semiconductor)에서 기존에 사용되던 다결정 Si 공정과의 호환성 및 여러 장점으로 인하여 다결정 Si 대안으로 많은 연구가 진행되고 있다. 고농도로 도핑된 P type의 다결정 SiGe은 Ge의 함량에 따른 일함수의 조절과 낮은 비저항으로 submicrometer CMOS 공정에서 게이트 전극으로 이용하려는 연구가 진행되고 있으며, 55$0^{\circ}C$ 이하의 낮은 온도에서도 증착이 가능하고, 도펀트의 활성화도가 높아서 TFT(Thin Film Transistor)에서도 유용한 재료로 검토되고 있다. 현재까지 다결정 SiGe의 증착은 MBE, APCVD, RECVD. HV/LPCVD 등 다양한 방법으로 이루어지고 있다. 이중 HV/LPCVD 방법을 이용한 증착은 반도체 공정에서 게이트 전극, 유전체, 금속화 공정 등 다양한 공정에서 사용되고 있는 방법으로 현재 사용되고 있는 반도체 공정과의 호환성의 장점으로 다결정 SiGe 게이트 전극의 증착 공정에 적합하다고 할 수 있다. 본 연구에서는 HV/LPCVD 방법을 이용하여 게이트 전극으로의 활용을 위한 다결정 SiGe의 증착 메카니즘을 분석하고 Ex-situ implantation 후 열처리에 따라 나타나는 활성화 정도를 분석하였다. 도펀트를 첨가하지 않은 다결정 SiGe을 주성엔지니어링의 EUREKA 2000 장비를 이용하여, 1000$\AA$의 열산화막이 덮혀있는 8 in 웨이퍼에 증착하였다. 증착 온도는 55$0^{\circ}C$에서 6$25^{\circ}C$까지 변화를 주었으며, 증착압력은 1mtorr-4mtorr로 유지하였다. 낮은 증착압력으로 인한 증착속도의 감소를 방지하기 위하여 Si source로서 Si2H6를 사용하였으며, Ge의 Source는 수소로 희석된 10% GeH4와 100% GeH4를 사용하였다. 증착된 다결정 SiGe의 Ge 함량은 RBS, XPS로 분석하였으며, 증착된 박막의 두께는 Nanospec과 SEM으로 관찰하였다. 또한 Ge 함량 변화에 따른 morphology 관찰과 변화 관찰을 위하여 AFM, SEM, XRD를 이용하였으며, 이온주입후 열처리 온도에 따른 활성화 정도의 관찰을 위하여 4-point probe와 Hall measurement를 이용하였다. 증착된 다결정 SiGe의 두게를 nanospec과 SEM으로 분석한 결과 Gem이 함량이 적을 때는 높은 온도에서의 증착이 더 빠른 증착속도를 나타내었지만, Ge의 함량이 30% 되었을 때는 온도에 관계없이 일정한 것으로 나타났다. XRD 분석을 한 결과 Peak의 위치가 순수한 Si과 순수한 Ge 사이에 존재하는 것으로 나타났으며, ge 함량이 많아짐에 따라 순수한 Ge쪽으로 옮겨가는 경향을 보였다. SEM, ASFM으로 증착한 다결정 SiGe의 morphology 관찰결과 Ge 함량이 높은 박막의 입계가 다결정 Si의 입계에 비해 훨씬 큰 것으로 나타났으며 근 값도 증가하는 것으로 나타났다.

• Journal of the Korean Vacuum Society
• /
• v.4 no.S1
• /
• pp.178-184
• /
• 1995

SiO2 위에 as-dep. 비정질 Si1-xGex 합금박막을 증착하기 위하여 Si2H6 와 GeH4 가스를 사용한 저압 화학 기상증착(LPCVD)에 관하여 연구하였다. 증착온도는 $400-500^{\circ}C$였으며, 공정압력은 0.5-1Torr 였다. 박막내의 Ge 함량은 온도 및 증착가스의 유량이 일정하면 공정압력이 증가함에 따라 증가하였고, 공정압력 및 증착가스의 유량이 일정하면 증착온도에 관계없이 일정하였다. 일정한 Si2H6가스의 표면반응은 박막내의 Ge 원자에 의해 촉진됨을 알 수 있었다. 조성이 일정한 Si1-xGex 박막의 증착속도는 증착온도 증가에 따라 Arrhenius 형태로 증가하여, Si, Si0.84Ge0.16,Si0.69Ge0.31박막증착의 활성화에너지는 각각 1.5, 1.13, 1 eV로서 박막내의 Ge함량이 증가함에 따라 활성화 에너지는 감소하였다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.5 no.4
• /
• pp.367-370
• /
• 2004

We fabricated SiGe BiCMOS devices, which are important for ultra high speed RF IC chips, by employing $0.35\mu{m}$ CMOS process. To meet with the requirement of low noise level with linear base leakage current at low VBE region, we try to minimize polysilicon/ silicon interface traps by optimizing capping silicon thickness and EDR(emitter drive-in RTA) temperature. We employed $200\AA$and $300\AA$-thick capping silicon, and varied the EDR process condition at temperature of $900-1000^\circ{C}$, and time of 0-30 sec at a given capping silicon thickness. We investigated current gain behavior at each process condition. We suggest that optimum EDR process condition would be $975^\circ{C}$-30 sec with $300\AA$-thick capping silicon for proposed $0.35\mu{m}$-SiGe HBT devices.

• Journal of the Korean Vacuum Society
• /
• v.14 no.1
• /
• pp.29-34
• /
• 2005

The degradation of the SiGe hetero-junction bipolar transistor(HBT) properties in SiGe BiCMOS process was investigated in this paper. The SiGe HBT prepaired by SiGe BiCMOS process, unlike the conventional one, showed the degraded DC characteristics such as the decreased Early voltage, the decreased collector-emitter breakdown voltage, and the highly increased base leakage current. Also, the cutoff frequency(f/sub T/) and the maximum oscillation frequency(f/sub max/) representing the AC characteristics are reduced to below 50%. These deteriorations are originated from the change of the locations of emitter-base and collector-base junctions, which is induced by the variation of the doping profile of boron in the SiGe base due to the high-temperature source-drain annealing. In the result, the junctions pushed out of SiGe region caused the parastic barrier formation and the current gain decrease on the SiGe HBT device.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.13 no.8
• /
• pp.764-768
• /
• 2002

In this paper, a double balanced gilbert cell MMIC mixer was realized in Tachyonics SiGe HBT technology. The fabricated mixer has 17 dB conversion gain, 9.8 dB noise figure, -4.2 dBm output 1 dB compression point, -27 dBc RF to IF isolation, and the good input, output matching characteristics. It draws 10 mA from a 3 V supply. The simulation and the measured results are closer to each other, which confirms accuracy of the model library and reliability of the process.

• Journal of the Korean Vacuum Society
• /
• v.17 no.2
• /
• pp.156-159
• /
• 2008

The electrical characteristic of SiGe-on-SOI (SGOI) wafer with different Ge concentration were evaluated by pseudo-MOSFET. Epitaxial SiGe layers was grown directly on top of SOI with Ge concentrations of 16.2, 29.7, 34.3 and 56.5 at.%. As Ge concentration increased, leakage current increased and threshold voltage shifted from 3 V to 7 V in nMOSFET, from -7 V to -6 V in pMOSFET. The interface states between buried oxide and top of Si was significantly increased by the rapid thermal annealing (RTA) process, and so the electrical characteristic of SGOI wafer degraded. On the other hand, additional post RTA　annealing (PRA) showed that it was effective in decreasing the interface states generated by RTA processes and the electrical characteristic of SGOI wafer enhanced higher than initial state.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2002.11a
• /
• pp.151-154
• /
• 2002

AP/RPCVD를 이용하여 $650^{\circ}C$의 저온에서 실리콘-게르마늄의 선택적 단결정 성장 (Selective Epitaxy Growth: SEG) 을 수행하였다. 본 실험에서는 $SiH_4$, $GeH_4$ 그리고 HCl 가스를 사용하여 잠입시간 동안 실리콘-게르마늄막을 성장시키고 연속해서 HCI 가스만을 주입하여 산화막 위에 형성되어진 작은 결정입자들을 식각하는 공정을 반복적으로 수행하였다. HCl 의 식각에 의해 한 주기의 잠입기 후에도 다시 잠입기가 존재함을 확인하였고, 이 성장법을 통하여 한 주기의 잠업시간 동안 증착할 수 있는 두께 이상으로 실리콘-게르마늄막의 선택적 성장이 가능하였다. 이는 저온 선택적 실리콘-게르마늄 성장 시 RPCVD에서 보이는 낮은 선택성과 $SiH_4$의 짧은 장입시간으로 인해 원하는 두께까지 확보하기 힘든 단점을 극복한 것이다. 선택성을 향상시키기 위해 실리콘-게르마늄 증착중 주입된 HCI의 유량에 따라 잠입시간과 증착속도에 영향을 주었으며, 연속공정을 위한 식각공정은 20sccm의 HCI을 20초간 주입하여 선택성을 유지하였다. 또한 보론 불순물의 첨가가 선택적으로 성장되는 박막의 결정성에 미치는 영향도 분석되었다.

• Journal of the Korean Vacuum Society
• /
• v.20 no.2
• /
• pp.77-85
• /
• 2011

The silicon-germanium (SiGe) alloy, which is compatible with silicon semiconductor technology and has a smaller band gap and a lower thermal conductivity than silicon, has been used to fabricate electronic devices such as transistors, photodetectors, solar cells, and thermoelectric devices. This paper reviews the application of SiGe alloys to electronic devices and related technical issues. Since the SiGe alloy comprises germanium whose band gap is smaller than silicon, its band gap is also smaller than that of silicon irrespective of the ratio of silicon to germanium. This narrow band gap of SiGe enables the base thickness of bipolar transistors to decrease without a loss in current gain so that it is possible to improve the speed of bipolar transistors by adopting the SiGe-base. In addition, the conversion efficiency of solar cells is enhanced by the absorption of long-wavelength light in the SiGe absorption layer. Phonon scattering caused by the irregular distribution of alloying elements induces the lower thermal conductivity of SiGe than those of pure silicon and germanium. Because a thin film layer with a low thermal conductivity suppresses thermal conduction through a thermal sink, the SiGe alloy is considered to be a promising material for silicon-based thermoelectric systems.

• Journal of the Korean Vacuum Society
• /
• v.9 no.4
• /
• pp.346-352
• /
• 2000

We investigated the oxidation behavior of poly $Si_{1-x}Ge_x$ films (X=0.15, 0.42) at $700^{\circ}C$ in wet oxidation ambients and analyzed the oxide by XPS, RBS, and cross-sectional TEM. In the case of poly $Si_{0.85}Ge_{0.15}$ films, $SiO_2$ was formed on the poly $Si_{1-x}Ge_x$ films and Ge was rejected from growing oxide, subsequently leading to the increase of Ge content. In the case of poly $Si_{0.58}Ge_{0.42}$ films, we found that $SiO_2-GeO_2$ were formed on the poly $Si_{1-x}Ge_x$ films due to high Ge content. Finally, we proposed the oxidation model of poly $Si_{1-x}Ge_x$ films.

• Journal of Sensor Science and Technology
• /
• v.5 no.2
• /
• pp.61-67
• /
• 1996

The growth and characterization of heteroepitaxial $Si_{1-x}Ge_{x}$ films grown by the RTCVD (Rapid Thermal Chemical Vapor Deposition) method were described. For the growth of $Si_{1-x}Ge_{x}$ heteroepitaxial layers, $SiH_{4}$ / $GeH_{4}$ / $H_{2}$ gas mixtures were used. The growth conditions were varied to investigate their effects on the Si / Ge composition ratios, the interface abruptness and crystalline properties. The experimental data shows that the misfit threading dislocation in $Si_{1-x}Ge_{x}$ / Si heteroepitaxial film of about $400\;{\AA}$ thickness was not observed at the growth temperature of as low as $650^{\circ}C$, and the composition ratios of Si / Ge changed linearly with $SiH_{4}$ / $GeH_{4}$ gas mixing ratios in our experimental ranges. In the in-situ boron doping experiments, the doping abruptness would be controlled within several hundreds ${\AA}$/decade.