• Journal of Power Electronics
• /
• 제12권1호
• /
• pp.19-23
• /
• 2012

This paper presents a practical methodology for realistic simulation on reverse characteristics of Wide Bandgap (WBG) SiC and GaN p-n junctions. The adjustment on certain physic-based model parameters, such as the trap density and photo-generation for SiC junction, and impact ionization coefficients and critical field for GaN junction are described. The adjusted parameters were used in Synopsys Medici simulation to obtain a realistic p-n junction avalanche breakdown voltage. The simulation results were verified through benchmarking against independent data reported by others.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 춘계종합학술대회
• /
• pp.1022-1025
• /
• 2005

ZnO 나노 구조의 형성 시 기판 표면에 의한 영향을 알아보기 위하여, Si(111) 기판과 $Al_2O_3$C (0111)면, A (0112)면, R (2110)면의 기판을 사용하여 나노 구조를 형성시키고 광학적 특성의 변화를 관찰하였다. ZnO 나노 구조는 대기 중에서 수평형 성장로를 이용하였고, 무촉매법으로 Zn 소스만을 사용하여 성장시켰다. 기판의 온도는 500$^{\circ}C$ ${\sim}$ 600$^{\circ}C$로 설정하였고, 성장된 나노 구조는 He-Cd laser (325nm)를 이용하여 10 K에서 300K까지 온도를 변화시키면서 발광 특성의 변화를 분석하였다. 상온에서 측정한 Photoluminescence (PL) 결과로부터, Si과 $Al_2O_3$ 기판에서 각각 384nm, 391 nm의 UV 발광이 관찰되었다. Si 기판에서는 산소 결핍형 결함에 의한 것으로 판단되는 녹색 발광이 관찰되었지만 $Al_2O_3$ 기판에서는 녹색 발광이 관찰되지 않았다. 그리고 온도 변화에 따른 PL 측정 결과 Si과 $Al_2O_3$ 기판에서의 UV 발광 피크의 기원이 다름을 확인할 수 있었다. 이러한 발광 특성의 차이는 기판의 표면 에너지 차이가 나노 구조의 성장 매커니즘에 영향을 주어 발생한 것으로 생각된다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.32-32
• /
• 2009

Silicon carbide (SiC) is a wide-bandgap semiconductor that has materials properties necessary for the high-power, high-frequency, high-temperature, and radiation-hard condition applications, where silicon devices cannot perform. SiC is also the only compound semiconductor material. on which a silicon oxide layer can be thermally grown, and therefore may fabrication processes used in Si-based technology can be adapted to SiC. So far, atomic force microscopy (AFM) has been extensively used to study the surface charges, dielectric constants and electrical potential distribution as well as topography in silicon-based device structures, whereas it has rarely been applied to SiC-based structures. In this work, we investigated that the local oxide growth on SiC under various conditions and demonstrated that an increased (up to ~100 nN) tip loading force (LF) on highly-doped SiC can lead a direct oxide growth (up to few tens of nm) on 4H-SiC. In addition, the surface potential and topography distributions of nano-scale patterned structures on SiC were measured at a nanometer-scale resolution using a scanning kelvin probe force microscopy (SKPM) with a non-contact mode AFM. The measured results were calibrated using a Pt-coated tip. It is assumed that the atomically resolved surface potential difference does not originate from the intrinsic work function of the materials but reflects the local electron density on the surface. It was found that the work function of the nano-scale patterned on SiC was higher than that of original SiC surface. The results confirm the concept of the work function and the barrier heights of oxide structures/SiC structures.

• 반도체디스플레이기술학회지
• /
• 제14권2호
• /
• pp.61-65
• /
• 2015

SiC composite materials are usually used to very high temperature condition such as thermal protection system materials at space vehicles, combustion chambers or engine nozzles because they have high specific strength and good thermal properties at high temperature. One of the most widely used fabrication methods of SiC composites is the chemical vapor infiltration (CVI) process. During the process, chemical gases including Si are introduced into porous preform which is made by carbon fibers for infiltration. Since the processes take a very long time, it is important to reduce the process time in designing the reactors and processes. In this study, both the gas flow and heat transfer in the reactors during the processes are analyzed using a computational fluid dynamics method in order to design reactors and processes for uniform, high quality SiC composites. Effects of flow rate and heater temperature as process parameters to the infiltration process were examined.

• Journal of Electrical Engineering and Technology
• /
• 제7권2호
• /
• pp.236-239
• /
• 2012

In this paper, we study the transient characteristics of 4H-SiC DMOSFETs with different interface charges to improve the turn-on rising time. A physics-based two-dimensional mixed device and circuit simulator was used to understand the relationship between the switching characteristics and the physical device structures. As the $SiO_2$/SiC interface charge increases, the current density is reduced and the switching time is increased, which is due primarily to the lowered channel mobility. The result of the switching performance is shown as a function of the gate-to-source capacitance and the channel resistance. The results show that the switching performance of the 4H-SiC DMOSFET is sensitive to the channel resistance that is affected by the interface charge variations, which suggests that it is essential to reduce the interface charge densities in order to improve the switching speed in 4H-SiC DMOSFETs.

• 한국재료학회지
• /
• 제7권7호
• /
• pp.587-591
• /
• 1997

RBS와 XRD를 이용하여 C o-Nb이중층 실리사이드와 구리 배선층간의 열적안정성에 관하여 조사하였다. Cu$_{3}$Si등의 구리 실리사이드는 열처리시 40$0^{\circ}C$정도에서 처음 형성되기 시작하였는데, 이 때 형성되는 구리 실리사이드는 기판의 상부에 존재하던 준안정한 CoSi의 분해시에 발생한 Si원자와의 반응에 의한 것이다. 한편, $600^{\circ}C$에서의 열처리 후에는 CoSi$_{2}$층을 확산.통과한 Cu원자와 기판 Si와의 반응에 의하여 CoSi$_{2}$/Si계면에도 구리 실리사이드가 성장하였는데, 이렇게 구리 실리사이드가 CoSi$_{2}$/Si 계면에 형성되는 것은 Cu원자의 확산속도가 여러 중간층에서 Si 원자의 확산속도 보다 더 빠르기 때문이다. 열처리 결과 최종적으로 얻어진 층구조는 CuNbO$_{3}$/Cu$_{3}$Si/Co-Nb합금층/Nb$_{2}$O$_{5}$CoSi$_{2}$/Cu$_{3}$Si/Si이었다. 여기서 상부에 형성된 CuNbO$_{3}$는 Cu원자가 Nb$_{2}$O$_{5}$및 Co-Nb합금층과 반응하여 기지조직의 입계에 석출되어 형성된 것이다.

• 한국재료학회지
• /
• 제2권6호
• /
• pp.408-416
• /
• 1992

Single-Si 기판과 poly-Si 기판에 각각 Ti을 sputter한 후 RTA 처리하여 안정한 TiS$i_2$를 형성하였다. 그 위에 Si이 1% 첨가된 Al-1% Si을 600nm sputter한 후 후속 열처리로서 400-60$0^{\circ}C$ 에서 30분간 $N_2$분위기로 furnace어닐링을 실시하였다. 이렇게 준비된 각 시편에 대하여 면저항 측정, Auger분석, SEM 사진으로 Al-1% Si/TiS$i_2$이중층 구조에서 Ti-silicide의 열적 안정성을 살펴 보았고, EDS 분석과 X-ray 회절 peak 분석을 통하여 Al-1% Si 층과 TiS$i_2$층의 반응으로 생긴 석출물의 성분과 상을 조사하였다. 이로 부터 다음과 같은 결과를 얻었다 Single-Si 기관에서 형성한 TiS$i_2$층은 Al-1% Si 층과 55$0^{\circ}C$에서 완전히 반응하여 석출물을 형성하였고, poly-Si 기판에서 형성한 TiS$i_2$층은 Al-1% Si 층과 50$0^{\circ}C$에서 완전히 반응하여 석출물을 형성하였는데 전반적으로 기판이 poly-Si인 경우가 반응이 더 잘 일어났고, 석출물의 크기도 비교적 컸다. 이는 poly-Si에 존재하는 grain boundary로 인해 poly-Si에서 형성된 Ti-silicide 층이single-Si 기관에서 형성된 Ti-silicide 층보다 불안정하기 때문으로 생각된다. EDS 분석에 의하여 석출물은 Ti, Al, 그리고 Si로 이루어진 3상 화합물이라고 추정되었고, X-ray회절 분석에 의해 석출물은 Ti, Al, 그리고 Si간의 3상 화합물인 T$i_7$A$l_5$S$i_12$로 확인되었다.

• 반도체디스플레이기술학회지
• /
• 제2권4호
• /
• pp.31-35
• /
• 2003

We present a formation technique of thin film heater for heat transfer components. Thin film structures of Cr-Si have been prepared on top of alumina substrates by magnetron sputtering. More samples of Mo thin films were prepared on silicon oxide and silicon nitride substrates by electron beam evaporation technology. The electrical properties of the thin film structures were measured up to the temperature of $500^{\circ}C$. The thickness of the thin films was ranged to about 1 um, and a post annealing up to $900^{\circ}C$ was carried out to achieve more reliable film structures. In measurements of temperature coefficient of resistance (TCR), chrome-rich films show the metallic properties; whereas silicon-rich films do the semiconductor properties. Optimal composition between Cr and Si was obtained as 1 : 2, and there is 20% change or less of surface resistance from room temperature to $500^{\circ}C$. Scanning electron microscopy (SEM) and Auger electron spectroscopy (AES) were used for the material analysis of the thin films.

• 유기물자원화
• /
• 제32권1호
• /
• pp.21-29
• /
• 2024

본 연구에서는 반도체 패키징의 몰딩 공정에서 발생하는 EMC 폐기물을 재활용하여 실리카 나노입자를 성공적으로 제조하였으며, 이를 CMP 공정용 슬러리의 연마재 물질로 응용하였다. 상세히는, EMC 폐기물을 암모니아 용액과 소니케이터를 활용하여 열과 에너지를 가하는 에칭 과정을 통해 실리카 나노입자를 제조하기 위한 실라놀 전구체를 추출하였다. 이후 실라놀 전구체를 활용하여 졸-겔법을 통해 약 100nm를 나타내는 균일한 구형의 실리카 나노입자(e-SiO₂, experimentally synthesized SiO₂)를 합성하였다. 제조한 e-SiO₂는 물리화학적 분석을 통해 상용화된 실리카 입자(c-SiO₂, commercially SiO₂)와 동일한 형상과 구조를 지니고 있음을 확인할 수 있었다. 최종적으로, e-SiO₂를 연마재로 사용하여 CMP 공정용 슬러리를 제조하여 실제적인 반도체 칩의 연마 성능을 확인하였다. 그 결과, 반도체 칩의 표면에 존재하던 스크래치가 성공적으로 제거되어 매끈한 표면으로 바뀌게 된 것을 확인하였다. 본 연구 결과는 물질의 재활용법에 대한 설계를 통해 EMC 폐기물의 부가가치를 향상시키기 위하여 반도체 공정에서 대표적으로 활용되는 고부가가치 소재인 실리카 입자로 성공적으로 제조하고 이를 응용하는 방법에 대해 제시하였다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2002년도 추계학술대회 발표 논문집
• /
• pp.34-46
• /
• 2002

Si-O-C-H films with a low dielectric constant were deposited on a p-type Si(100) substrate using a mixture gases of the bis-trimethylsilyl-methane (BTMSM) and oxygen by an inductively coupled plasma chemical vapor deposition (ICPCYD). High density plasma of about $~10^{12}\textrm{cm}^{-3}$ is obtained at low pressure (<400 mTorr) with rf power of about 300W in ICPCVD where the BTMSM and $O_2$ gases are fully dissociated. Fourier transform infrared (FTIR) spectra and X-ray photoelectron spectroscopy (XPS) spectra show that the film has $Si-CH_3$ and OH-related bonds. The void within films is formed due to $Si-CH_3$ and OH-related bonds after annealing at $500^{\circ}C$ for the as-deposition samples. The lowest relative dielectric constant of annealed film at $500^{\circ}C$ is about 2.1.