• 제목/요약/키워드: Si through-via

검색결과 184건 처리시간 0.032초

Methyltrichlorosilane 표면 처리를 통한 적층 제조용 AlSi10Mg 분말의 유동 특성 향상 공정 연구 (Improving Flow Property of AlSi10Mg Powder for Additive Manufacturing via Surface Treatment using Methyltrichlorosilane)

  • 박상철;김인영;김영일;김대겸;이기안;오승주;이빈
    • 한국분말재료학회지
    • /
    • 제29권5호
    • /
    • pp.363-369
    • /
    • 2022
  • AlSi10Mg alloys are being actively studied through additive manufacturing for application in the automobile and aerospace industries because of their excellent mechanical properties. To obtain a consistently high quality product through additive manufacturing, studying the flowability and spreadability of the metal powder is necessary. AlSi10Mg powder easily forms an oxide film on the powder surface and has hydrophilic properties, making it vulnerable to moisture. Therefore, in this study, AlSi10Mg powder was hydrophobically modified through silane surface treatment to improve the flowability and spreadability by reducing the effects of moisture. The improved flowability according to the number of silane surface treatments was confirmed using a Carney flowmeter. In addition, to confirm the effects of improved spreadability, the powder prior to surface treatment and that subjected to surface treatment four times were measured and compared using s self-designed recoating tester. The results of this study confirmed the improved flowability and spreadability based on the modified metal powder from hydrophilic to hydrophobic for obtaining a high-quality additive manufacturing product.

고밀도 플라즈마를 사용한 $CI_2$/ Poly-Si 건식 식각 (Dry etching of polysiliconin high density plasmas of $CI_2$)

    • 한국진공학회지
    • /
    • 제8권1호
    • /
    • pp.63-69
    • /
    • 1999
  • 고밀도 플라즈마 source인 helical resonator의 특성을 알기 위해 Langmuir probe를 사용하여 특성 변수들-플라즈마 밀도, 전자 온도, 이온 전류 밀도-의 값을 측정하였다. 또한 $Cl_2$/poly-Si 시스템에서의 식각반응 메카니즘을 규명하기 위해 Si와 SiCi의 에미션 시그날을 분석하였다. $Cl_2$/poly-Si 식각 시스템계에서는 화학식각에 의한 반응이 물리식각에 의한 반응보다 주됨을 알 수 있다. 또한 폴리 실리콘 내의 불순물 P농도가 증가함에 따라 식각의 화학반응 산출물인 SiCl의 양이 물리식각 산출물인 Si의 양보다 급격히 증가하는 양상을 보였다. 이는 표면 반응중 형성된 Si-Cl 결합을 통해 실리콘 내부의 전자들이 Cl쪽으로 이동함으로써 Si-Cl은 더욱 유동적이며 이온화된 특성을 갖게 되고, 따라서 $Cl_2\;^+$/와 같은 에천들이 표면에 흡착될 확률이 커져 $SiCl_x$의 형성을 용이하게 하기 때문으로 생각된다. 즉 불순물 P농도가 증가함에 따라 표면의 Si를 제거하는데는 물리식각보다 화학시각이 더욱 큰 역할을 하는 것으로 밝혀졌다.

  • PDF

단분산에 가까운 구형 실리카의 건식 제조 (Dry Synthesis of Nearly Monodisperse Spherical Silica)

  • 박회경;박균영
    • Korean Chemical Engineering Research
    • /
    • 제45권6호
    • /
    • pp.677-679
    • /
    • 2007
  • $SiCl_4$ 증기를 수증기에 의해 처음으로 2단계 가수분해시키는 방식에 의해 200~300 nm 크기의 단분산에 가까운 구형 실리카 분말을 건식으로 제조하였다. 1단계로 회분식 반응기를 사용하여 $150^{\circ}C$ 정도의 저온에서 부분 가수분해에 의해 단분산에 가까운 silicon oxychloride 구형 입자를 형성시킨 후 2단계로 관형반응기를 사용하여 $1,000^{\circ}C$에서 가수분해 반응을 완료시킴으로써 1단계 이후의 입자 형상이 거의 그대로 보존된 실리카 분말을 제조하였다.

Wafer-Level Three-Dimensional Monolithic Integration for Intelligent Wireless Terminals

  • Gutmann, R.J.;Zeng, A.Y.;Devarajan, S.;Lu, J.Q.;Rose, K.
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제4권3호
    • /
    • pp.196-203
    • /
    • 2004
  • A three-dimensional (3D) IC technology platform is presented for high-performance, low-cost heterogeneous integration of silicon ICs. The platform uses dielectric adhesive bonding of fully-processed wafer-to-wafer aligned ICs, followed by a three-step thinning process and copper damascene patterning to form inter-wafer interconnects. Daisy-chain inter-wafer via test structures and compatibility of the process steps with 130 nm CMOS sal devices and circuits indicate the viability of the process flow. Such 3D integration with through-die vias enables high functionality in intelligent wireless terminals, as vertical integration of processor, large memory, image sensors and RF/microwave transceivers can be achieved with silicon-based ICs (Si CMOS and/or SiGe BiCMOS). Two examples of such capability are highlighted: memory-intensive Si CMOS digital processors with large L2 caches and SiGe BiCMOS pipelined A/D converters. A comparison of wafer-level 3D integration 'lith system-on-a-chip (SoC) and system-in-a-package (SiP) implementations is presented.

액랭식 마이크로채널 시스템 내 냉매와 범프의 열 제거 효과에 대한 연구 (Effect of Coolants and Metal Bumps on the heat Removal of Liquid Cooled Microchannel System)

  • 원용현;김성동;김사라은경
    • 마이크로전자및패키징학회지
    • /
    • 제24권2호
    • /
    • pp.61-67
    • /
    • 2017
  • 소자의 트랜지스터 밀도가 급속히 높아짐에 따라 소자 내부에서 발생하는 열 유속(heat flux) 또한 빠르게 증가하고 있다. 소자의 고열 문제는 소자의 성능과 신뢰성 감소에 크게 영향을 미친다. 기존의 냉각방법들은 이러한 고열문제를 해결하기 위해선 한계점에 다다랐고, 그 대안으로 liquid heat pipe, thermoelectric cooler, thermal Si via, 등 여러 냉각방법이 연구되고 있다. 본 실험에서는 직선형 마이크로채널과 TSV(through Si via)를 이용한 액체 냉각시스템을 연구하였다. 두 종류의 냉매(DI water와 ethylene glycol(70 wt%))와 3 종류의 금속 범프(Ag, Cu, Cr/Au/Cu)의 영향을 분석하였으며, 대류, 복사 및 액체 냉각으로 인한 총 열 유속을 계산하여 비교하였다. 냉각 전후의 냉각시스템의 표면온도는 적외선현미경을 통해 측정하였고, 마이크로채널 내 액체 흐름은 형광현미경을 이용하여 측정하였다. 총 열 유속은 ethylene glycol(70 wt%)의 경우 가열 온도 $200^{\circ}C$에서 $2.42W/cm^2$로 나타났으며 대부분 액체 냉각 효과에 의한 결과로 확인되었다.

Low-Angle Forward Reflected Neutral Beam Etching을 이용한 Aspect-Ratio-Dependent Etching 현상의 제거 (Removal of Aspect-Ratio-Dependent Etching by Low-Angle Forward Reflected Neutral-Beam Etching)

  • 민경석;박병재;염근영;김성진;이재구
    • 한국진공학회지
    • /
    • 제15권4호
    • /
    • pp.387-394
    • /
    • 2006
  • 본 연구에서는 반응성 이온빔을 low-angle forward reflection으로 생성시킨 중성빔을 이용하여 Aspect Ratio Dependent Etching (ARDE) 현상이 제거되는 효과에 대하여 연구하였다. SF6 가스를 사용하여 Inductively Coupled Plasma system과 이온빔으로 각각 poly-Si 을 식각한 결과 ARDE 현상을 관찰할 수 있었으며, Si 기판위에 증착된 Poly-Si을 식각하는 것보다 $SiO_2$ 기판 위에 증착된 Poly-Si을 식각하는 것이 ARDE 현상이 더 많이 나타난다는 것을 관찰할 수 있었다. 반면에 같은 공정 조건에서 중성빔으로 poly-Si을 식각한 결과 이러한 ARDE 현상이 효과적으로 제거되었음을 관찰할 수 있었다. 중성빔을 이용하여 ARDE 현상이 제거되는 원리는 2 차원의 XOOPIC code 와 TRIM code를 사용하여 여러가지 나노스케일의 형상을 컴퓨터 시뮬레이션하여 증명하였다.

Cyclohexene을 첨가한 PIP 공정 사용 Cf/SiC 복합재의 고밀도화 (Densification of Cf/SiC Composite Using PIP with Adding of Cyclohexene)

  • 배진철;조광연;김정일;임동원;박종규;이만영;이재열
    • Composites Research
    • /
    • 제26권5호
    • /
    • pp.322-327
    • /
    • 2013
  • 탄소섬유강화 SiC기지상 복합재는 우수한 산화저항성과 우수한 열충격저항성을 가진다. 그리고 이런 특성들은 탄소섬유강화복합재가 고온구조재로서 응용케하였다. 본 연구에서는 $C_f/SiC$ 복합재가 전구체 함침과 액상 함침이 동반된 열분해공정, Cyclohexene을 사용한 화학기상 경화공정을 통해 제조되었다. 최종 제조된 $C_f/SiC$ 복합재는 5회 함침을 통해 $0.43g/cm^3$ 밀도를 갖는 탄소섬유 프리폼에서 $1.76g/cm^3$의 밀도값을 나타내고 있다. 그리고 산화저항성 특성면에서 $C_f/SiC$ 복합재의 무게가 공기중 $1400^{\circ}C$에서 6시간 유지 후에 81%가 남았다. 결과적으로 Cyclohexene을 사용한 화학기상 경화공정은 효과적으로 높은 치밀화와 증가된 산화저항성을 보이고 있다.

Properties of Dinickel-Silicides Counter Electrodes with Rapid Thermal Annealing

  • Kim, Kwangbae;Noh, Yunyoung;Song, Ohsung
    • 한국재료학회지
    • /
    • 제27권2호
    • /
    • pp.94-99
    • /
    • 2017
  • Dinickel-silicide $(Ni_2Si)/glass$ was employed as a counter electrode for a dye-sensitized solar cell (DSSC) device. $Ni_2Si$ was formed by rapid thermal annealing (RTA) at $700^{\circ}C$ for 15 seconds of a 50 nm-Ni/50 nm-Si/glass structure. For comparison, $Ni_2Si$ on quartz was also prepared through conventional electric furnace annealing (CEA) at $800^{\circ}C$ for 30 minutes. XRD, XPS, and EDS line scanning of TEM were used to confirm the formation of $Ni_2Si$. TEM and CV were employed to confirm the microstructure and catalytic activity. Photovoltaic properties were examined using a solar simulator and potentiostat. XRD, XPS, and EDS line scanning results showed that both CEA and RTA successfully led to tne formation of nano $thick-Ni_2Si$ phase. The catalytic activity of $CEA-Ni_2Si$ and $RTA-Ni_2Si$ with respect to Pt were 68 % and 56 %. Energy conversion efficiencies (ECEs) of DSSCs with $CEA-Ni_2Si$ and $RTA-Ni_2Si$catalysts were 3.66 % and 3.16 %, respectively. Our results imply that nano-thick $Ni_2Si$ may be used to replace Pt as a reduction catalytic layer for a DSSCs. Moreover, we show that nano-thick $Ni_2Si$ can be made available on a low-cost glass substrate via the RTA process.

3차원 Si칩 실장을 위한 효과적인 Cu 충전 방법 (Effective Cu Filling Method to TSV for 3-dimensional Si Chip Stacking)

  • 홍성철;정도현;정재필;김원중
    • 대한금속재료학회지
    • /
    • 제50권2호
    • /
    • pp.152-158
    • /
    • 2012
  • The effect of current waveform on Cu filling into TSV (through-silicon via) and the bottom-up ratio of Cu were investigated for three dimensional (3D) Si chip stacking. The TSV was prepared on an Si wafer by DRIE (deep reactive ion etching); and its diameter and depth were 30 and $60{\mu}m$, respectively. $SiO_2$, Ti and Au layers were coated as functional layers on the via wall. The current waveform was varied like a pulse, PPR (periodic pulse reverse) and 3-step PPR. As experimental results, the bottom-up ratio by the pulsed current decreased with increasing current density, and showed a value of 0.38 on average. The bottom-up ratio by the PPR current showed a value of 1.4 at a current density of $-5.85mA/cm^2$, and a value of 0.91 on average. The bottom-up ratio by the 3-step PPR current increased from 1.73 to 5.88 with time. The Cu filling by the 3-step PPR demonstrated a typical bottom-up filling, and gave a sound filling in a short time.

단일 첨가제를 이용한 관통 실리콘 비아의 구리 충진 공정 연구 (Through-Si-Via(TSV) Filling of Cu with Single Additive)

  • 진상현;서성호;박상우;유봉영
    • 한국표면공학회:학술대회논문집
    • /
    • 한국표면공학회 2015년도 추계학술대회 논문집
    • /
    • pp.191-191
    • /
    • 2015
  • 반도체 소자 성능 향상을 위한 3차원 TSV배선 공정이 연구되었다. 전기도금을 이용한 TSV 공정 시 기존에는 황산 구리 수용액내에 억제제, 가속제, 평탄제등을 첨가한 복잡한 전해질이 사용되었지만 본 연구에서는 억제제만을 이용하여 Cu bottom-up filling에 성공하여 전해질의 조성을 단순화 시켰다.

  • PDF