• Title/Summary/Keyword: Si field effect transistor (FET)

Search Result 61, Processing Time 0.023 seconds

SOI 기판을 이용한 back-gated FET 센서의 pH 농도검출에 관한 연구

  • Park, Jin-Gwon;Kim, Min-Su;Jo, Won-Ju
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2010.08a
    • /
    • pp.242-242
    • /
    • 2010
  • SiO2박막을 이온 감지막으로 이용한 pH농도센서를 제작하였다. 현재 많은 연구중인 pH센서, pH-ISFET(pH-Ion Sensitive Field Effect Transistor)는 용액과 기준전극간의 전기화학적 변위차를 이용하여 pH를 센싱한다. pH-ISFET는 기존 CMOS공정을 그대로 이용할 수 있고, 이온감지막의 변화만으로 다양한 센서를 제작할 수 있어 최근 많은 연구가 진행 중이다. 하지만 FET를 제작하기 위한 공정의 복잡성과 용액의 전위를 정해주고 FET에 바이어스를 인가해줄 기준전극이 반드시 필요하다는 제한성이 있다. 따라서 본 연구에서는 SOI 기판을 이용하여 간단한 구조의 pH센서를 제작하였다. 센서는 (100)결정면을 가지는 p-타입 SOI(Silicon On Insulator)기판을 사용하였으며 포토리소그래피 공정을 이용하여 back-gated MOSFET구조로 제작하였다. 이온감지막으로 사용할 SiO2박막은 RF 스퍼터링을 이용하여 $100{\AA}$ 증착하였다. 바이어스는 기존 pH-ISFET와는 다르게 기준전극 대신 기판을 backgate로 사용하여 FET에 바이어스를 인가해 주었다. pH 용액 주입을 위해 PDMS재질의 챔버를 제작하고 실리콘글루를 이용하여 센서에 부착하였다. pH12부터 pH4까지 단계적으로 누적시키며 챔버에 주입하였고, pH에 따른 드레인전류의 변화를 관찰하였다. pH용액을 챔버에 주입시, pH농도에 따라 제작된 센서의 문턱전압이 오른쪽으로 이동하는 결과를 관찰할 수 있었다. 결과적으로, 구조가 간단한 pseudo MOSFET을 이용하여 pH센서의 적용가능성을 확인하였으며 SiO2박막 역시 본 pH센서의 이온감지막의 역할과 센서의 안정성을 향상시킬 수 있다는 점을 확인하였다.

  • PDF

High Heat Dissipation and High Power Density Modular Buck Converter Based GaN-FET (GaN-FET를 적용한 고방열 및 고전력밀도 모듈형 벅 컨버터)

  • Kim, Sung-Kwon;Yang, Jung-woo;Choi, Yun-Hwa;Kim, Ku-Yong;Han, Sang-Kyoo
    • Proceedings of the KIPE Conference
    • /
    • 2017.07a
    • /
    • pp.96-97
    • /
    • 2017
  • 본 논문은 Gallium Nitride-Field Effect Transistor(GaN-FET)를 적용한 고방열 및 고전력밀도 모듈형 벅 컨버터를 제안한다. Si-MOSFET를 적용한 벅 컨버터는 높은 스위칭 손실로 인해 고주파수 구동 및 자기소자 사이즈 저감에 한계가 존재하여 고전력밀도화가 어렵다. 반면, 제안된 방식은 스위칭 특성이 우수한 GaN-FET를 적용하여 고주파수 구동이 가능하며, 추가로 평면형 인덕터를 적용함으로써 자기소자의 부피 저감을 통해 컨버터의 고전력밀도화 및 모듈화가 가능하다. 특히, 방열 플레이트 및 케이스로 구성된 새로운 고방열 구조를 통해 방열효과를 극대화 시킬 수 있다. 제안된 모듈형 벅 컨버터의 타당성 검증을 위해 입력전압 48V, 출력전압 24V의 300W급 시작품 제작을 통한 실험결과를 제시한다.

  • PDF

Thermal Annealing Effects of Amorphous Ga-In-Zn-O Metal Point Contact Field Effect Transistor for Display Application

  • Lee, Se-Won;Jeong, Hong-Bae;Lee, Yeong-Hui;Jo, Won-Ju
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2011.08a
    • /
    • pp.252-252
    • /
    • 2011
  • 최근 주목받고 있는 amorphous gallium-indium-zinc-oxide (a-GIZO) thin film transistors (TFTs)는 수소가 첨가된 비정질 실리콘 TFT에 비해 높은 이동도와 뛰어난 전기적, 광학적 특성에 의해 큰 주목을 받고 있다. 또한 넓은 밴드갭을 가지므로 가시광 영역에서 투명한 특성을 보이고, 플라스틱 기판 위에서 구부러지는 성질에 의해 플랫 패널 디스플레이나 능동 유기 발광소자 (AM-OLED), 투명 디스플레이에 응용되고 있다. 뿐만 아니라, 일반적인 Poly-Si TFT는 자체적으로 가지는 결정성에 의해 대면적화 시 균일성이 좋지 못하지만 GIZO는 비정질상 이기 때문에 백플레인의 대면적화에 유리하다는 장점이 있다. 이러한 TFT를 제작하기 전, 전기적 특성에 대한 정보를 얻거나 예측하는 것이 중요한데, 이에 따라 고안된 구조가 바로 metal point contact FET (pseudo FET)이다. pseudo FET은 소스/드레인 전극을 따로 증착할 필요 없이 채널을 증착한 후, 프로브 탐침을 채널의 표면에 적당한 압력으로 접촉시켜 전하를 공급하는 소스와 드레인처럼 동작시킬 수 있다. 따라서 소스/드레인을 증착하거나 lithography와 같은 추가적인 공정을 요구하지 않아 소자의 특성을 보다 간단하고 수월하게 분석할 수 있다는 장점이 있다. 본 연구에서는 p-type 기판위에 100nm의 oxidation SiO2를 게이트 절연막으로 사용하는 a-GIZO pseudo FET를 제작하였다. 소자 제작 후, 열처리 온도에 따른 전기적 특성을 분석하였고, 열처리 조건은 30분간 N2 분위기에서 실시하였다. 열처리 후 전기적 특성 분성 결과, 450oC에서 가장 낮은 subthreshold swing 값과 게이트 전압의 더블 스윕 후 문턱 전압의 변화가 거의 없음을 확인하였다.

  • PDF

Characterization of SWCNT Field Effect Transistor via Edison Simulation

  • Piao, Mingxing;Lee, Sang-Jin;Na, In-Yeob
    • Proceeding of EDISON Challenge
    • /
    • 2013.04a
    • /
    • pp.260-263
    • /
    • 2013
  • A semiconducting single-walled carbon nanotube (SWCNT) field-effect transistor (FET) in a top-gate model was constructed. The effect of different high-${\kappa}$ dielectric materials ($Al_2O_3$, $HfO_2$ and HfSiON) and various temperatures with a wide range from 50K to 500K on the performance of such nominal device were investigated. Several key device parameters including the on/off ratio of the current, transconductance ($g_m$), subthreshold swing, and carrier mobility were used to evaluate the device performance. The simulated results fit well with the experiment results previously published.

  • PDF

The Characteristics of Molecular Conjugated Optical Sensor Based on Silicon Nanowire FET

  • Lee, Dong-Jin;Kim, Tae-Geun;Hwang, Dong-Hun;Hwang, Jong-Seung;Hwang, Seong-U
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2013.02a
    • /
    • pp.486-486
    • /
    • 2013
  • Silicon nanowire devices fabricated by bottom-up methods are attracted due to their electrical, mechanical, and optical properties. Especially, to functionalize the surface of silicon nanowires by molecules has received interests. The changes in the characteristics of the molecules is delivered directly to the surface of the silicon nanowires so that the silicon nanowire can be utilized as an efficient read-out device by using the electronic state change of molecules. The surface treatment of the silicon nanowire with light-sensitive molecules can change its optical characteristics greatly. In this paper, we present the optical response of a SiNW field-effect-transistor (FET) conjugated with porphyrin molecules. We fabricated a SiNW FET and performed porphyrin conjugation on its surface. The characteristic and the optical response of the device shows a large difference after conjugation while there is not much change of the surface in the SEM observation. It attributed to the existence of few layer porphyrin molecules on the SiNW surface and efficient variation of the surface potential of the SiNW due to light irradiation.

  • PDF

Si-core/SiGe-shell channel nanowire FET for sub-10-nm logic technology in the THz regime

  • Yu, Eunseon;Son, Baegmo;Kam, Byungmin;Joh, Yong Sang;Park, Sangjoon;Lee, Won-Jun;Jung, Jongwan;Cho, Seongjae
    • ETRI Journal
    • /
    • v.41 no.6
    • /
    • pp.829-837
    • /
    • 2019
  • The p-type nanowire field-effect transistor (FET) with a SiGe shell channel on a Si core is optimally designed and characterized using in-depth technology computer-aided design (TCAD) with quantum models for sub-10-nm advanced logic technology. SiGe is adopted as the material for the ultrathin shell channel owing to its two primary merits of high hole mobility and strong Si compatibility. The SiGe shell can effectively confine the hole because of the large valence-band offset (VBO) between the Si core and the SiGe channel arranged in the radial direction. The proposed device is optimized in terms of the Ge shell channel thickness, Ge fraction in the SiGe channel, and the channel length (Lg) by examining a set of primary DC and AC parameters. The cutoff frequency (fT) and maximum oscillation frequency (fmax) of the proposed device were determined to be 440.0 and 753.9 GHz when Lg is 5 nm, respectively, with an intrinsic delay time (τ) of 3.14 ps. The proposed SiGe-shell channel p-type nanowire FET has demonstrated a strong potential for low-power and high-speed applications in 10-nm-and-beyond complementary metal-oxide-semiconductor (CMOS) technology.

무전해 식각법을 이용한 실리콘 나노와이어 FET 소자

  • Mun, Gyeong-Ju;Choe, Ji-Hyeok;Lee, Tae-Il;Maeng, Wan-Ju;Kim, Hyeong-Jun;Myeong, Jae-Min
    • Proceedings of the Materials Research Society of Korea Conference
    • /
    • 2009.05a
    • /
    • pp.20.2-20.2
    • /
    • 2009
  • 최근 무전해 식각법을 이용한 실리콘 나노와이어 합성이 다양한 각도에서 이루어지고 있다. 무전해 식각법을 통한 나노와이어 합성은, 단결정 실리콘 기판에 촉매를 올려 기판을 식각할 수 있는데, 이 방법을 이용하여 넓은 면적의 수직방향으로 배열된 10 ~ 300nm 지름의 단결정 실리콘 나노와이어를 합성할 수 있다. 본 연구에서는 무전해 식각법으로 boron이 도핑된 p-type실리콘 기판을 식각하여 실리콘 나노와이어를 합성하였고, 단일 나노와이어의 field-effect transistor(FET) 소자가 가지는 전기적 특성에 대하여 분석하였다. 특히 무전해 식각법을 이용하여 나노와이어를 합성할 때, 촉매로 사용되는 Ag particle이 나노와이어에 미치는 영향에 대해서 분석해 보았다. FET 소자의 게이트 절연막은 가장 일반적으로 사용되는 SiO2 (300nm)와 고유전체로 잘 알려진HfO2(80nm)를 사용하여 전기적 특성을 비교하여 보았다. 한편, HfO2 박막은 atomiclayer deposition(ALD)장비를 이용하여 증착하였다. 합성된 실리콘 나노와이어의 경우 X-ray diffraction(XRD)로 결정성을 확인하였으며, high-resolution transmission electron microscopy(HRTEM)으로 결정성 및 나노와이어의 표면 형태를 확인하였다. 전기적 특성은 I-V 측정을 통하여 Ion/Ioff ratio, 이동도, subthreshold swing, subthreshold voltage값을 평가하였다.

  • PDF

A Study on the Efficiency Prediction of Low-Voltage and High-Current dc-dc Converters Using GaN FET-based Synchronous Rectifier (GaN FET 기반 동기정류기를 적용한 저전압-대전류 DC-DC Converter 효율예측)

  • Jeong, Jea-Woong;Kim, Hyun-Bin;Kim, Jong-Soo;Kim, Nam-Joon
    • The Transactions of the Korean Institute of Power Electronics
    • /
    • v.22 no.4
    • /
    • pp.297-304
    • /
    • 2017
  • The purpose of this paper is to analyze losses because of switching devices and the secondary side circuit diodes of 500 W full bridge dc-dc converter by applying gallium nitride (GaN) field-effect transistor (FET), which is one of the wide band gap devices. For the detailed device analysis, we translate the specific resistance relation caused by the GaN FET material property into algebraic expression, and investigate the influence of the GaN FET structure and characteristic on efficiency and system specifications. In addition, we mathematically compare the diode rectifier circuit loss, which is a full bridge dc-dc converter secondary side circuit, with the synchronous rectifier circuit loss using silicon metal-oxide semiconductor (Si MOSFET) or GaN FET, which produce the full bridge dc-dc converter analytical value validity to derive the final efficiency and loss. We also design the heat sink based on the mathematically derived loss value, and suggest the heat sink size by purpose and the heat divergence degree through simulation.

절연막에 embed된 실리콘 나노와이어의 전기적 특성

  • Mun, Gyeong-Ju;Choe, Ji-Hyeok;Jeon, Ju-Hui;Lee, Tae-Il;Myeong, Jae-Min
    • Proceedings of the Materials Research Society of Korea Conference
    • /
    • 2009.11a
    • /
    • pp.30.2-30.2
    • /
    • 2009
  • 본 연구에서는 stamping법을이용하여 절연막에 실리콘 나노와이어를 embed시킨 field-effect transistor(FET) 소자의 전기적 특성에 대하여 분석하였다. Stamping법은 나노와이어를 이용한 소자를 제작하는데 있어 쉽고 경제적인 방법으로 최근 많이 사용되고 있는데, 이 방법을 이용하여 나노와이어를 절연막에 embed 시켰다. 이때, 사용한 실리콘 나노와이어는 무전해 식각법을 통하여 합성하였다. 식각 시간을 조절하여 나노와이어의 길이가 $100{\mu}m$ 정도가 되도록 하였고, 나노와이어의 지름은 정제를 통하여 20 ~ 200nm내로 조절하였다. FET 소자의 게이트 절연막은가장 일반적으로 사용되는 SiO2 (200nm)와 고분자 절연막으로 잘 알려진 poly-4-vinylphenol(PVP)를 사용하였다. 실리콘 나노와이어의 전기적 특성을 각각 SiO2무기 절연막에서의 non-embedded상태, PVP 유기 절연막에서의 embedded 상태에서 비교분석 하였다. 전기적 특성은 I-V 측정을 통하여 Ion/Ioff ratio, 이동도, subthreshold swing, threshold voltage값을 평가하였다.

  • PDF

Fabrication of the CNT-FET biosensors with a double-gate structure (더블 게이트 구조의 탄소 나노 튜브 트랜지스터 바이오 센서의 제작)

  • Cho, Byung-Hyun;Lim, Byoung-Hyun;Shin, Jang-Kyoo;Choi, Sung-Wook;Chun, Hyang-Sook
    • Journal of Sensor Science and Technology
    • /
    • v.18 no.2
    • /
    • pp.168-172
    • /
    • 2009
  • In this paper, we present the carbon nanotube field-effect transistor(CNT-FET) with a double-gate structure. A Carbon nanotube film was aligned by the Langmuir-Blodgett technique and $SiN_x$ was deposited to protect from water, oxygen, and other contaminants. We measured the electrical characteristics of the proposed device as the function of the $V_{BG}$, $V_{TG}$. From this result, we can confirm that proposed device might be employed as a biosensor.