• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2009년도 9th International Meeting on Information Display
• /
• pp.1189-1192
• /
• 2009

Short channel a-Si:H TFT devices with Cu electrodes have been investigated. Short channel TFTs are defined by new plasma etch process. When the channel length becomes shorter, the TFT characteristics (threshold voltage, off current, sub threshold voltage, etc.,) are degraded. These degraded characteristics can be improved through the hydrogen plasma treatment and new gate insulator structure. Using these processes, 15.0 inch XGA LCD panel was fabricated successfully where the channel length of the TFT devices was about 2.5 micrometers.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제9권3호
• /
• pp.136-147
• /
• 2009

In this paper we analyze the influence of source/drain (S/D) extension region design for minimizing short channel effects (SCEs) in 25 nm gate length single and double gate Silicon-on-Insulator (SOI) and Germanium-on-Insulator (GOI) MOSFETs. A design methodology, by evaluatingm the ratio of the effective channel length to the natural length for the different devices (single or double gate FETs) and technology (SOI or GOI), is proposed to minimize short channel effects (SCEs). The optimization of non-overlapped gate-source/drain i.e. underlap channel architecture is extremely useful to limit the degradation in SCEs caused by the high permittivity channel materials like Germanium as compared to that exhibited in Silicon based devices. Subthreshold slope and Drain Induced Barrier Lowering results show that steeper S/D gradients along with wider spacer regions are needed to suppress SCEs in GOI single/double gate devices as compared to Silicon based MOSFETs. A design criterion is developed to evaluate the minimum spacer width associated with underlap channel design to limit SCEs in SOI/GOI MOSFETs.

• 대한전자공학회논문지
• /
• 제22권6호
• /
• pp.58-62
• /
• 1985

이온 주입된 소형 MOSFET소자에 대한 해석적 문턱 전압 모델이 유도되었다. 일정한 도우핑 농도를 갖는 MOSFET에 적용되는 Yau 모델을 implanted channel구조와 bird's beat구조의 MOSFET에 대하여 적합한 형태로 수정하여 short channel 현상과 narrow width 현상을 정량적으로 설명하였다. Channel영역의 불순물 분포를 SUPREM 결과에서 2-step profile로 근사시켜 문턱 전압의 short channel model을 제안하였다. Weighting factor를 사용하여 bird's beat 영역의 불순물 분포를 고려함으로써 narrow width 현상을 성공적으로 설명하였다.

• 대한전자공학회논문지SD
• /
• 제46권11호
• /
• pp.1-7
• /
• 2009

본 논문에서는 short-channel intrinsic-body SDG SOI MOSFET의 문턱전압 도출을 위한 간단한 해석적 모델을 제시하였다. Intrinsic silicon 채널 영역 및 gate oxide 내에서의 2차원 Laplace 방정식을 반복법(iteration method)으로 풀어 각 영역 내에서의 전위 분포를 채널에 수직한 방향의 좌표에 대해 4차 및 5차 다항식으로 표현하였으며 이로부터 표면전위를 도출하였다. 표면전위의 최소치가 0이 되는 게이트 전압을 문턱전압으로 제안하여 closed-form의 문턱전압 식을 도출하였다. 도출된 문턱전압 표현식을 모의 실험한 결과, 소자의 parameter와 가해진 bias 전압에 대한 정확한 의존성을 확인할 수 있었다.

• Journal of information and communication convergence engineering
• /
• 제5권1호
• /
• pp.45-49
• /
• 2007

The analytical transport model in subthreshold regime for double gate MOSFET has been presented to analyze the short channel effects such as subthreshold swing, threshold voltage roll-off and drain induced barrier lowering. The present approach includes the quantum tunneling of carriers through the source-drain barrier. Poisson equation is used for modeling thermionic emission current, and Wentzel-Kramers-Brillouin approximations are applied for modeling quantum tunneling current. This model has been used to investigate the subthreshold operations of double gate MOSFET having the gate length of the nanometer range with ultra thin gate oxide and channel thickness under sub-20nm. Compared with results of two dimensional numerical simulations, the results in this study show good agreements with those for subthreshold swing and threshold voltage roll-off. Note the short channel effects degrade due to quantum tunneling, especially in the gate length of below 10nm, and DGMOSFETs have to be very strictly designed in the regime of below 10nm gate length since quantum tunneling becomes the main transport mechanism in the subthreshold region.

• 한국전기전자재료학회논문지
• /
• 제24권5호
• /
• pp.359-363
• /
• 2011

To integrate the sensor driver and logic circuits, fabricating down scaled transistors has been main issue. At this research, short channel effects were analyzed after n channel polycrystalline silicon thin film transistor was fabricated at high temperature. As a result, on current, on/off current ratio and transconductance were increased but threshold voltage, electron mobility and s-slope were reduced with a decrease of channel length. When carriers that develop at grain boundary in activated polycrystalline silicon have no gate biased, on current was increased with punch through by drain current. Also, due to BJT effect (parallel bipolar effect) that developed under region of channel by increase of gate voltage on current was rapidly increased.

• 한국항행학회논문지
• /
• 제6권3호
• /
• pp.203-210
• /
• 2002

본 논문에서는 IEEE 802.11a의 규격에 따라 OFDM 우선 LAN 모뎀과 프레임 포맷을 구성하여 시뮬레이션에 의해 BER 성능을 분석하고 수정된 채널 예측 알고리즘을 적용하여 채널예측성능이 개선됨을 보인다. 채널 예측에 이용되는 실내 무선채널로서는 AWGN과 TDL 모델을 적용한 지연확산채널을 고려한다. 우선 AWGN 환경에서 규격에 제시된 전송속도 및 부호율에 따른 OFDM 무선 LAN 시스템의 성능을 분석한다. 다음으로 실내 우선 채널 환경에서 채널추정이 불완전한 경우에 대해, 기존의 채널추정방식으로서 프리앰블 내의 2개의 Long 훈련심볼을 이용하여 채널을 추정하는 경우에 대한 성능을 분석하고, 수정된 채널추정기법으로는 IEEE 802.11a의 프리앰블 구조를 변경하지 않으면서 Long 훈련심볼뿐만 아니라 전체 10개의 Short 훈련심볼 중 8개의 훈련 심볼들을 채널추정에 부가적으로 사용하는 방식을 채용한 경우의 성능을 분석하여 기존의 방식과 비교한다. 시뮬레이션 결과의 분석으로부터 수정된 채널추정방식을 적용하는 경우, 규격에 정의된 프리앰블 구조의 변경 없이도 잡음을 억제하는 효과를 향상시킴으로써 채널추정오차가 감소되어 채널추정성능이 개선됨을 확인하였다.

• 한국정보통신학회논문지
• /
• 제16권3호
• /
• pp.579-584
• /
• 2012

본 연구에서는 이중게이트(Double Gate; DG) MOSFET에서 발생하는 단채널효과 중 하나인 드레인유기장벽 감소(Drain Induced Barrier Lowering; DIBL)에 대하여 분석하고자 한다. 드레인유도장벽감소 현상은 채널의 길이가 짧아질 때 드레인 전압이 소스측 전위장벽에 영향을 미쳐 장벽의 높이를 감소시키는 현상으로써 단채널에서 발생하는 매우 중요한 효과이다. 본 연구에서는 DIBL을 해석하기 위하여 이미 발표된 논문에서 타당성이 입증된 포아송 방정식의 해석학적 전위분포를 이용할 것이다. 이 모델은 특히 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였으며 소자 파라미터인 채널두께, 산화막두께, 도핑농도 등에 대하여 드레인유도장벽감소의 변화를 관찰하고자 한다.

• 전자공학회논문지D
• /
• 제34D권8호
• /
• pp.35-40
• /
• 1997

To suppress the short channel effects in nMOSFET with 0.1.mu.m channel length, we have fabricated and characterized the ISRC n MOSFET with several process condition. When the recess oxide thickness is 100nm and the channel dose for threshold voltge adjustment is 6*10$^{12}$ /c $m^{-2}$ , B $F_{2}$$^{+}$, the maximum transconductance at $V_{DS}$ =2.0V is 455mS/mm and the BIDL is kept within 67mV. By comparing the ISRC n MOSFET with the conventioanl SHDD (shallowly heavily dopped drain) nMOSFET, we verify the suppression of short channel effects ISRC structure.e.

• 산업기술연구
• /
• 제27권B호
• /
• pp.21-27
• /
• 2007

The power line channel has time-variant characteristics caused by various kind of electrical devices. This characteristics are synchronized with the main voltage by their own characteristics. The main factors of disturbance are the variation of the channel impedance and noises. In other papers, the synchronous noise modeling has been achieved. But the modeling is not satisfied simultaneously with the time domain and the frequency domain and there are not any discussion about short-term variations of the channel impedance which cause to the signal fading. Therefore, this paper researched to solve problems about the signal fading by analyzing the short-term variation of the channel impedance, and proposed the synchronous noise modeling which is satisfied simultaneously in the time domain and the frequency domain.