Seo, Seung-Ho;Lee, Jae-Hak;Song, Jun-Yeob;Lee, Won-Jun
Journal of the Microelectronics and Packaging Society
/
v.23
no.2
/
pp.79-84
/
2016
A flexible electronic device deformed by external force causes the failure of a semiconductor die. Even without failure, the repeated elastic deformation changes carrier mobility in the channel and increases resistivity in the interconnection, which causes malfunction of the integrated circuits. Therefore it is desirable that a semiconductor die be placed on a neutral line where the mechanical stress is zero. In the present study, we investigated the effects of design factors on the position of neutral line by finite element analysis (FEA), and expected the possible failure behavior in a flexible face-down packaging system assuming flip-chip bonding of a silicon die. The thickness and material of the flexible substrate and the thickness of a silicon die were considered as design factors. The thickness of a flexible substrate was the most important factor for controlling the position of the neutral line. A three-dimensional FEA result showed that the von Mises stress higher than yield stress would be applied to copper bumps between a silicon die and a flexible substrate. Finally, we suggested a designing strategy for reducing the stress of a silicon die and copper bumps of a flexible face-down packaging system.
Journal of the Microelectronics and Packaging Society
/
v.15
no.2
/
pp.69-73
/
2008
This article shows that the susceptibility of the device pattern to thermal stress-induced damage has a strong dependence on its proximity to the device comer in semiconductor devices utilizing lead-on-chip (LOC) die attach technique. The result, as explained based on numerical calculation and experiment, indicateds that the stress-driven damage potential of the passivation layer is the highest at the device comer. Thus, the bonding pads, which are very susceptible to passivation damage, should be designed to be located along the central region rather than the peripheral region of the device.
Transactions on Electrical and Electronic Materials
/
v.10
no.2
/
pp.44-48
/
2009
A simulation study of a 10-bit two-stage DAC was done by using a conventional current switch cell. The DAC adopts the segmented architecture in order to reduce the circuit complexity and the die area. The 10-bit CMOS DAC was designed in 2 blocks, a unary cell matrix for 6 MSBs and a binary weighted array for 4 LSBs, for fabrication in a 0.35-${\mu}m$ CMOS process. To cancel the accumulation of errors in each current cell, a symmetrical switching sequence is applied in the unary cell matrix for 6 MSBs. To ensure high-speed operation, a decoding circuit with one stage latch and a cascode current source were developed. Simulations show that the maximum power consumption of the 10-bit DAC is 74 mW with a sampling frequency of 100 MHz.
In the presence of $\mu-tip$ for narrow stripe coating, there appears lateral capillary flow along the hydrophilic head lip because the $\mu-tip$ has some resistance to flow. It was known to be suppressed by increasing the contact angle of the head lip. In this paper, we have demonstrated by computational fluid dynamics(CFD) simulations that it can also be suppressed by the formation of micro-patterns on the shim and meniscus guide embedded into the slot-die head. To optimize the micro-patterned structure, we have performed simulations by varying the groove width, depth, and clearance. In the absence of micro-patterns, it is shown by experiment and simulation that the solution spreads to a distance of $1,300{\mu}m$ from the ${\mu}-tip$. In the presence of micro-patterns with the groove width and clearance of $50{\mu}m$, the distance the solution spreads is reduced to $260{\mu}m$. However, no further suppression in the capillary flow is observed with micro-patterns with the groove width of $40{\mu}m$ or less. It is also observed that the capillary flow is not affected by the groove depth if it is larger than $10{\mu}m$. We have shown that the distance the solution spreads can be reduced further to $204{\mu}m$ by coating a hydrophobic material (contact angle of $104^{\circ}$) on the surface of micro-patterns having the groove width and clearance of $50{\mu}m$.
In the presence of ${\mu}-tip$ embedded in a slot-die head for stripe coatings, there arises the capillary flow that limits an increase of the stripe density, which is required for the potential applications in organic light-emitting diode displays. With an attempt to suppress it, we have employed a computational fluid dynamics software and performed simulations by varying the ${\mu}-tip$ length and the contact angles of the head lip and ${\mu}-tip$. We have first demonstrated that such a capillary flow phenomenon (a spread of solution along the head lip) observed experimentally can be reproduced by the computational fluid dynamics software. Through simulations, we have found that stronger capillary flow is observed in the hydrophilic head lip with a smaller contact angle and it is suppressed effectively as the contact angle increases. When the contact angle of the head lip increases from $16^{\circ}$ to $130^{\circ}$, the distance a solution can reach decreases sharply from $256{\mu}m$ to $44{\mu}m$. With increasing contact angle of the ${\mu}-tip$, however, the solution flow along the ${\mu}-tip$ is disturbed and thus the capillary flow phenomenon becomes more severe. If the ${\mu}-tip$ is long, the capillary flow also appears strong due to an increase of flow resistance (electronic-hydraulic analogy). It can be suppressed by reducing the ${\mu}-tip$ length, but not as effectively as reducing the contact angle of the head lip.
With an attempt to suppress the moiré phenomenon caused by the interference between the black matrix of a display panel and the metal grid of a camera, we have fabricated an anti-moiré filter using light diffusing particles (LDPs) with the average diameter of 20 ㎛. It is demonstrated that the anti-moiré filter coated on a glass substrate (370 mm × 470 mm) using a table slot-die coater reduces the moiré intensity to a great extent when the area covered by LDPs is 50%. To quantify the intensity of moiré phenomenon, we have measured the lightness ratio and found that it is reduced from 132.12 down to 105.71 by the filter. To find the optimum area covered by LDPs, we have performed ray tracing simulations using Mie scatters as a substitute for LDPs. From the simulated irradiation distribution, we have calculated the standard deviation (SD) and contrast ratio (CR) to evaluate the moiré strength. As expected, the SD and CR values decrease with increasing covered area by LDPs. However, there exists a trade-off between the transmittance of the filter and its capability of reducing the moiré intensity in determining the area covered by LDPs.
Jung, Dong Yun;Jang, Hyun Gyu;Kim, Minki;Jun, Chi-Hoon;Park, Junbo;Lee, Hyun-Soo;Park, Jong Moon;Ko, Sang Choon
ETRI Journal
/
v.39
no.6
/
pp.866-873
/
2017
We propose a multilayered-substrate-based power semiconductor discrete device package for a low switching loss and high heat dissipation. To verify the proposed package, cost-effective, low-temperature co-fired ceramic, multilayered substrates are used. A bare die is attached to an embedded cavity of the multilayered substrate. Because the height of the pad on the top plane of the die and the signal line on the substrate are the same, the length of the bond wires can be shortened. A large number of thermal vias with a high thermal conductivity are embedded in the multilayered substrate to increase the heat dissipation rate of the package. The packaged silicon carbide Schottky barrier diode satisfies the reliability testing of a high-temperature storage life and temperature humidity bias. At $175^{\circ}C$, the forward current is 7 A at a forward voltage of 1.13 V, and the reverse leakage current is below 100 lA up to a reverse voltage of 980 V. The measured maximum reverse current ($I_{RM}$), reverse recovery time ($T_{rr}$), and reverse recovery charge ($Q_{rr}$) are 2.4 A, 16.6 ns, and 19.92 nC, respectively, at a reverse voltage of 300 V and di/dt equal to $300A/{\mu}s$.
4M D램 공동연구 개발사업(1986.10~89.03)은 당시 미 일의 강력한 기술보호주의를 극복하기 위한 자구책으로 시작되었다. 국내 반도체업계는 선진국의 높은 기술장벽 및 기술보호주의를 극복하고, 강력한 경쟁력확보 및 기술축적을 위해 정부에 건의하였다. 이에 정부는 적극적인 자금지원을 통해 4M D램 개발 및 주변기술 개발을 목표로 초고집적반도체기술공동개발사업을 수행하게 되었다. 본 공동R&D사업은 ETRI의 주관으로 당시 금성반도체, 삼성전자, 현대전자산업 등의 반도체 업체와 학계가 참여하였고, 1986년 10월부터 1989년 3월까지 3단계에 걸쳐 수행되었다. 공동연구의 목적은 설계, 공정, 조립, 검사 등 4M D램 제조와 관련되는 기본기술개발과 함께 $0.8{\mu}m$ 선폭의 4M D램을 개발하는 것이며, 이를 위해 단계별 목표를 설정하고 관민연의 혼연일치로 추진되었다. 1차년에는 중요 핵심기술개발, 2차년에는 $0.8{\mu}m$ 4M D램 Working-die개발, 3차년에는 수율 20%의 $0.8{\mu}m$ 4M D램 양산시 제품을 목표대로 완료하였다. 각 연구단계별로 주요 핵심기술에 대한 연구평가가 실시되었으며, 관련기술에 대한 중복투자 방지를 위해 2차년도부터 분담연구가 수행되었고, 상호 기술공유를 위한 기술교류회가 활발히 이루어졌다. 또한 R&D수행을 통해 4M D램 Working-die를 2차년도 중반에 개발완료하였으며, 3차년도에는 4M D램의 20% 수율확보와 공정기술의 최적화 및 DB 구축을 수행했다. 공동R&D 방식에서도 기업간 경쟁체제 도입에 입각하여 동기유발 형태로 진행되었다. 정부는 자금적 지원으로 기업간의 경쟁 심리를 자극하는 전략을 추진했다. 선두기업인 삼성에게는 선행적 개발 지위에 비례하여 더 많은 지원을 부여하는 대신에, 삼성의 기술성과를 다른 기업에게로 확산시킴으로써 반도체 3사 전체의 기술능력을 향상시키는 전략을 추진했다. 본 사업이 성공적으로 수행되어 반도체 제품의 세계시장 점유율제고, 국제수지 개선, 반도체 핵심기술 조기확보뿐만 아니라 16M D램급 이상 차세대 반도체기술 개발의 교도보가 되었다.
Journal of the Korean Society of Manufacturing Process Engineers
/
v.21
no.9
/
pp.1-11
/
2022
Recently, there has been continuous technological development in the semiconductor industry, and semiconductor manufacturing technologies are being advanced and highly integrated. For this reason, ceramic material having excellent heat resistance, wear resistance, and conductivity are used as components in semiconductor manufacturing. Among them, the probe card's space transformer is used as ceramic material to prevent electronic signal noise during the electrical die sorting of semiconductor function testing. However, implementing a bulk-type space transformer with a thickness of 5.6 mm or more is challenging, and thus it is produced in a structure with a stacked ceramic film. The stacked space transformer has low productivity because it is difficult to ensure hole clogging and a precise shape. In this research, an ultrasonic horn is designed to manufacture a bulk-type ceramic space transformer through ultrasonic drilling. Vibration characteristics were analyzed according to the ultrasonic horn, and the natural frequency was measured.
Proceedings of the International Microelectronics And Packaging Society Conference
/
2000.04a
/
pp.57-64
/
2000
As integrated circuits become more complex, the number of I/O connections per chip grow. Conventional wire-bonding, lead-frame mounting techniques are unable to keep up. The space saved by shrinking die size is lost when the die is packaged in a huge device with hundreds of leads. The solution is bumps; gold, conductive adhesive, but most importantly solder bumps. Virtually every semiconductor manufacturer in the world is using or planning to use bump technology fur their larger and more complex devices. Several wafer-bumping processes used in the manufacture of bumped wafer. Some of the more popular techniques are evaporative, stencil or screen printing, electroplating, electrodes nickel, solder jetting, stud bumping, decal transfer, punch and die, solder injection or extrusion, tacky dot process and ball placement. This paper will discuss the process steps for bumping wafers using these techniques. Critical cleaning is a requirement for each of these processes. Key contaminants that require removal are photoresist and flux residue. Removal of these contaminants requires wet processes, which will not attack, wafer metallization or passivation. research has focused on enhanced cleaning solutions that meet this critical cleaning requirement. Process parameters defining time, temperature, solvency and impingement energy required to solvate and remove residues from bumped wafers will be presented herein.
본 웹사이트에 게시된 이메일 주소가 전자우편 수집 프로그램이나
그 밖의 기술적 장치를 이용하여 무단으로 수집되는 것을 거부하며,
이를 위반시 정보통신망법에 의해 형사 처벌됨을 유념하시기 바랍니다.
[게시일 2004년 10월 1일]
이용약관
제 1 장 총칙
제 1 조 (목적)
이 이용약관은 KoreaScience 홈페이지(이하 “당 사이트”)에서 제공하는 인터넷 서비스(이하 '서비스')의 가입조건 및 이용에 관한 제반 사항과 기타 필요한 사항을 구체적으로 규정함을 목적으로 합니다.
제 2 조 (용어의 정의)
① "이용자"라 함은 당 사이트에 접속하여 이 약관에 따라 당 사이트가 제공하는 서비스를 받는 회원 및 비회원을
말합니다.
② "회원"이라 함은 서비스를 이용하기 위하여 당 사이트에 개인정보를 제공하여 아이디(ID)와 비밀번호를 부여
받은 자를 말합니다.
③ "회원 아이디(ID)"라 함은 회원의 식별 및 서비스 이용을 위하여 자신이 선정한 문자 및 숫자의 조합을
말합니다.
④ "비밀번호(패스워드)"라 함은 회원이 자신의 비밀보호를 위하여 선정한 문자 및 숫자의 조합을 말합니다.
제 3 조 (이용약관의 효력 및 변경)
① 이 약관은 당 사이트에 게시하거나 기타의 방법으로 회원에게 공지함으로써 효력이 발생합니다.
② 당 사이트는 이 약관을 개정할 경우에 적용일자 및 개정사유를 명시하여 현행 약관과 함께 당 사이트의
초기화면에 그 적용일자 7일 이전부터 적용일자 전일까지 공지합니다. 다만, 회원에게 불리하게 약관내용을
변경하는 경우에는 최소한 30일 이상의 사전 유예기간을 두고 공지합니다. 이 경우 당 사이트는 개정 전
내용과 개정 후 내용을 명확하게 비교하여 이용자가 알기 쉽도록 표시합니다.
제 4 조(약관 외 준칙)
① 이 약관은 당 사이트가 제공하는 서비스에 관한 이용안내와 함께 적용됩니다.
② 이 약관에 명시되지 아니한 사항은 관계법령의 규정이 적용됩니다.
제 2 장 이용계약의 체결
제 5 조 (이용계약의 성립 등)
① 이용계약은 이용고객이 당 사이트가 정한 약관에 「동의합니다」를 선택하고, 당 사이트가 정한
온라인신청양식을 작성하여 서비스 이용을 신청한 후, 당 사이트가 이를 승낙함으로써 성립합니다.
② 제1항의 승낙은 당 사이트가 제공하는 과학기술정보검색, 맞춤정보, 서지정보 등 다른 서비스의 이용승낙을
포함합니다.
제 6 조 (회원가입)
서비스를 이용하고자 하는 고객은 당 사이트에서 정한 회원가입양식에 개인정보를 기재하여 가입을 하여야 합니다.
제 7 조 (개인정보의 보호 및 사용)
당 사이트는 관계법령이 정하는 바에 따라 회원 등록정보를 포함한 회원의 개인정보를 보호하기 위해 노력합니다. 회원 개인정보의 보호 및 사용에 대해서는 관련법령 및 당 사이트의 개인정보 보호정책이 적용됩니다.
제 8 조 (이용 신청의 승낙과 제한)
① 당 사이트는 제6조의 규정에 의한 이용신청고객에 대하여 서비스 이용을 승낙합니다.
② 당 사이트는 아래사항에 해당하는 경우에 대해서 승낙하지 아니 합니다.
- 이용계약 신청서의 내용을 허위로 기재한 경우
- 기타 규정한 제반사항을 위반하며 신청하는 경우
제 9 조 (회원 ID 부여 및 변경 등)
① 당 사이트는 이용고객에 대하여 약관에 정하는 바에 따라 자신이 선정한 회원 ID를 부여합니다.
② 회원 ID는 원칙적으로 변경이 불가하며 부득이한 사유로 인하여 변경 하고자 하는 경우에는 해당 ID를
해지하고 재가입해야 합니다.
③ 기타 회원 개인정보 관리 및 변경 등에 관한 사항은 서비스별 안내에 정하는 바에 의합니다.
제 3 장 계약 당사자의 의무
제 10 조 (KISTI의 의무)
① 당 사이트는 이용고객이 희망한 서비스 제공 개시일에 특별한 사정이 없는 한 서비스를 이용할 수 있도록
하여야 합니다.
② 당 사이트는 개인정보 보호를 위해 보안시스템을 구축하며 개인정보 보호정책을 공시하고 준수합니다.
③ 당 사이트는 회원으로부터 제기되는 의견이나 불만이 정당하다고 객관적으로 인정될 경우에는 적절한 절차를
거쳐 즉시 처리하여야 합니다. 다만, 즉시 처리가 곤란한 경우는 회원에게 그 사유와 처리일정을 통보하여야
합니다.
제 11 조 (회원의 의무)
① 이용자는 회원가입 신청 또는 회원정보 변경 시 실명으로 모든 사항을 사실에 근거하여 작성하여야 하며,
허위 또는 타인의 정보를 등록할 경우 일체의 권리를 주장할 수 없습니다.
② 당 사이트가 관계법령 및 개인정보 보호정책에 의거하여 그 책임을 지는 경우를 제외하고 회원에게 부여된
ID의 비밀번호 관리소홀, 부정사용에 의하여 발생하는 모든 결과에 대한 책임은 회원에게 있습니다.
③ 회원은 당 사이트 및 제 3자의 지적 재산권을 침해해서는 안 됩니다.
제 4 장 서비스의 이용
제 12 조 (서비스 이용 시간)
① 서비스 이용은 당 사이트의 업무상 또는 기술상 특별한 지장이 없는 한 연중무휴, 1일 24시간 운영을
원칙으로 합니다. 단, 당 사이트는 시스템 정기점검, 증설 및 교체를 위해 당 사이트가 정한 날이나 시간에
서비스를 일시 중단할 수 있으며, 예정되어 있는 작업으로 인한 서비스 일시중단은 당 사이트 홈페이지를
통해 사전에 공지합니다.
② 당 사이트는 서비스를 특정범위로 분할하여 각 범위별로 이용가능시간을 별도로 지정할 수 있습니다. 다만
이 경우 그 내용을 공지합니다.
제 13 조 (홈페이지 저작권)
① NDSL에서 제공하는 모든 저작물의 저작권은 원저작자에게 있으며, KISTI는 복제/배포/전송권을 확보하고
있습니다.
② NDSL에서 제공하는 콘텐츠를 상업적 및 기타 영리목적으로 복제/배포/전송할 경우 사전에 KISTI의 허락을
받아야 합니다.
③ NDSL에서 제공하는 콘텐츠를 보도, 비평, 교육, 연구 등을 위하여 정당한 범위 안에서 공정한 관행에
합치되게 인용할 수 있습니다.
④ NDSL에서 제공하는 콘텐츠를 무단 복제, 전송, 배포 기타 저작권법에 위반되는 방법으로 이용할 경우
저작권법 제136조에 따라 5년 이하의 징역 또는 5천만 원 이하의 벌금에 처해질 수 있습니다.
제 14 조 (유료서비스)
① 당 사이트 및 협력기관이 정한 유료서비스(원문복사 등)는 별도로 정해진 바에 따르며, 변경사항은 시행 전에
당 사이트 홈페이지를 통하여 회원에게 공지합니다.
② 유료서비스를 이용하려는 회원은 정해진 요금체계에 따라 요금을 납부해야 합니다.
제 5 장 계약 해지 및 이용 제한
제 15 조 (계약 해지)
회원이 이용계약을 해지하고자 하는 때에는 [가입해지] 메뉴를 이용해 직접 해지해야 합니다.
제 16 조 (서비스 이용제한)
① 당 사이트는 회원이 서비스 이용내용에 있어서 본 약관 제 11조 내용을 위반하거나, 다음 각 호에 해당하는
경우 서비스 이용을 제한할 수 있습니다.
- 2년 이상 서비스를 이용한 적이 없는 경우
- 기타 정상적인 서비스 운영에 방해가 될 경우
② 상기 이용제한 규정에 따라 서비스를 이용하는 회원에게 서비스 이용에 대하여 별도 공지 없이 서비스 이용의
일시정지, 이용계약 해지 할 수 있습니다.
제 17 조 (전자우편주소 수집 금지)
회원은 전자우편주소 추출기 등을 이용하여 전자우편주소를 수집 또는 제3자에게 제공할 수 없습니다.
제 6 장 손해배상 및 기타사항
제 18 조 (손해배상)
당 사이트는 무료로 제공되는 서비스와 관련하여 회원에게 어떠한 손해가 발생하더라도 당 사이트가 고의 또는 과실로 인한 손해발생을 제외하고는 이에 대하여 책임을 부담하지 아니합니다.
제 19 조 (관할 법원)
서비스 이용으로 발생한 분쟁에 대해 소송이 제기되는 경우 민사 소송법상의 관할 법원에 제기합니다.
[부 칙]
1. (시행일) 이 약관은 2016년 9월 5일부터 적용되며, 종전 약관은 본 약관으로 대체되며, 개정된 약관의 적용일 이전 가입자도 개정된 약관의 적용을 받습니다.