• JSTS:Journal of Semiconductor Technology and Science
• /
• 제4권4호
• /
• pp.280-285
• /
• 2004

In this paper, a 9-bit analog-to-digital converter (ADC) is designed for optical disk drive (ODD) servo applications. In the ADC, the circuit technique to increase the operating range of the sample-and-hold amplifier is proposed, which can process the wide-varying input common-mode range. The algorithmic ADC structure is chosen so that the area can be significantly reduced, which is suitable for SoC integration. The ADC is fabricated in a 0.18-$\mu\textrm{m} $ CMOS 1P5M technology. Measurement results of the ADC show that SNDR is 51.5dB for the sampling rate of 6.5MS/s. The power dissipation is 36.3mW for a single supply voltage of 3.3V.

• The Journal of Asian Finance, Economics and Business
• /
• 제9권3호
• /
• pp.1-10
• /
• 2022

This research proposes a novel trading method based on sample entropy for the FTSE China A50 Index. The approach is used to determine the points at which the index should be bought and sold for various holding durations. The findings are then compared to three other trading strategies: buying and holding the index for the entire time period, using the Relative Strength Index (RSI), and using the Moving Average Convergence Divergence (MACD) as buying/selling signaling tools. The unique entropy trading method, which used 90-day holding periods and was called StEn(90), produced the highest cumulative return: 25.66 percent. Regular buy and hold, RSI, and MACD were all outperformed by this strategy. In fact, when applied to the same time periods, RSI and MACD had negative returns for the FTSE China A50 Index. Regular purchase and hold yielded a 6% positive return, whereas RSI yielded a 28.56 percent negative return and MACD yielded a 33.33 percent negative return.

• 융복합기술연구소 논문집
• /
• 제5권2호
• /
• pp.37-42
• /
• 2015

This paper presents the effects of the computational time-varying delay on the stability of the haptic system that includes a virtual wall and a first-order-hold method. The model of a haptic system includes a haptic device model with a mass and a damper, a virtual wall model, a first-order-hold model and a computational time-varying delay model. In this paper, the maximum of the computational time-varying delay is assumed to be as much as the sampling time. Using the simulation, it is analyzed how the sample-hold methods and the computational time-varying delay affect the maximum available stiffness. As the maximum of computational time-varying delay increases, the maximal available stiffness of a virtual wall model is reduced.

• 한국정밀공학회지
• /
• 제19권8호
• /
• pp.71-76
• /
• 2002

In this study low cycle fatigue (LCF) behavior of 12Cr steel at high temperature are described. Secondly, comparisons between predicted lives and experimental lives are made for the several sample life prediction models. Two minute hold period in either tension or compression reduce the number of cycles to failure by about a factor of two. Twenty minute hold periods in compression lead to shorter lives than 2 minute hold periods in compression. Experiments showed that life predictions from classical phenomenological models have limitations. More LCF experiments should be pursued to gain understanding of the physical damage mechanisms and to allow the development of physically-based models which can enhance the accuracy of the predictions of components. From a design point-of-view, life prediction has been judged acceptable for these particular loading conditions but extrapolations to thermo-mechanical fatigue loading, for example, require more sophisticated models including physical damage mechanisms.

• 대한기계학회논문집
• /
• 제18권1호
• /
• pp.166-174
• /
• 1994

A critical evaluation is made of the spectral bias which occurs in the use of a laser doppler velocimeter(LDV). Two processing algorithms are considered for spectral estimates: the sample and hold interpolation method(SH) and the nonuniform Shannon reconstruction technique(SR). Assessment is made of these for varying data densities $(0.05{\le}d.d.{\le}5)$ and turbulence levels(t.i.=30%, 100%). As an improved version of the spectral estimator, the utility of POCS (the projection onto convex sets) has been tested in the present study. This algorithm is found useful to be in the region when $d.d.{\gep}3.$

• 한국산학기술학회논문지
• /
• 제18권1호
• /
• pp.572-578
• /
• 2017

사용자가 원격으로 가상환경에 접속하여 가상물체를 조작할 때 현실감을 증강시키기 위해서 햅틱 시스템이 사용된다. 그러나 원격 시스템 환경에는 통신시간지연이 발생하며, 발생된 통신시간지연은 햅틱 시스템을 불안정하게 만들 수 있다. 본 논문에서는 종래의 샘플-홀드 방식인 영차홀드 (ZOH; Zero-Order-Hold)가 아닌 일차홀드 (FOH; First-Order-Hold)를 포함하는 햅틱 시스템에서 시뮬레이션을 통해 통신시간지연과 햅틱 장치의 물성치 변화에 따른 가상 스프링상수의 안정성 영역을 분석하고 이를 통해 안정적인 햅틱 시스템을 구현하고자 한다. 통신시간지연이 없으면 일차홀드 (FOH) 방식이 영차홀드(ZOH) 방식보다 가상 스프링상수의 안정성 영역을 증가시킬 수 있었다. 그러나 통신시간지연이 증가하면, 샘플-홀드 방식보다 통신시간지연이 시스템 안정성에 더 큰 영향을 끼치므로, 샘플-홀드 방식에 따른 가상 스프링상수의 안정성 영역 크기에는 차이가 없어진다. 또한 통신시간지연과 일차홀드 방식이 포함되면 가상 스프링상수의 안정성 영역은 통신시간지연 크기에 반비례하고, 햅틱 장치의 댐핑상수 ($B_d$)에 정비례하여 증가하지만, 햅틱 장치의 질량 ($M_d$)에는 영향받지 않음을 알 수 있었다.

• 전기학회논문지
• /
• 제67권3호
• /
• pp.374-382
• /
• 2018

This paper has done a hardware-based approach to increase the modulation index in 3-phase inverters, unlike the conventional software algorithm-based approaches. The minimum required time to measure the currents in a three-phase inverters with shunt resistors has also been analyzed. By the analysis, the longest time in minimum required time is AD conversion time. To shorten the minimum required time, this paper proposed a sample-and-hold(S/H) circuit implemented at the inverter current signal output to retain the current signal. When the linear operation region of an inverter with S/H was compared with that without it, the modulation index was increased by 7.8 %. Inverters with S/H circuits can employ the traditional software algorithms, such as the voltage injection method or current restoration method, and it will yield further increase the modulation index.

• 한국정보전자통신기술학회논문지
• /
• 제11권3호
• /
• pp.283-289
• /
• 2018

샘플-홀드 커패시터와 전압제어발진기 신호에 동작하는 피드포워드 루프필터를 가진 단방향 전하펌프를 가진 위상고정루프를 제안하였다. 제안된 위상고정루프는 기존의 2차 RC 필터에 비해서 저항 대신에 스위치와 작은 작은 크기의 커패시터를 사용하여 칩 크기를 줄일 수 있을 뿐만 아니라 전압제어발진기의 위상잡음에 영향을 미치는 ${\Delta}VLPF$의 변화량과, 기준신호 의사잡음에 영향을 미치는 ${\Delta}{\Delta}VLPF$의 변화량을 각각 1/5과 1/6로 줄였다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 시뮬레이션을 통해 위상잡음 특성이 개선된 동작을 확인하였다. 향후 시뮬레이션을 바탕으로 칩을 제작하여 성능을 검정할 계획이다.

• 전기전자학회논문지
• /
• 제25권2호
• /
• pp.302-308
• /
• 2021

본 논문에서는 영상 처리용 12-비트의 10-MS/s 파이프라인 아날로그-디지털 변환기(ADC: analog-to-digital converter)가 제안된다. 제안된 ADC는 샘플-홀드 증폭기, 3개의 stage, 3-비트 플래시 ADC, 그리고 digital error corrector로 구성된다. 각 stage는 4-비트 flash ADC와 multiplying digital-to-analog ADC로 구성된다. 고해상도의 ADC를 위해 제안된 샘플-홀드 증폭기는 gain boosting을 이용하여 전압 이득을 증가시킨다. 제안된 파이프라인 ADC는 1.8V 공급전압을 사용하는 180nm CMOS 공정에서 설계되었고 차동 1V 전압을 가지는 1MHz 사인파 아날로그 입력신호에 대해 10.52-비트의 유효 비트를 가진다. 또한, 약 5MHz의 나이퀴스트 사인파 입력에 대해 측정된 유효비트는 10.12 비트이다.

• 대한기계학회논문집
• /
• 제16권9호
• /
• pp.1788-1795
• /
• 1992

본 연구에서는 상술한 특성을 갖는 유동자에 대하여 신뢰성이 보장된 스펙트 럼 추정법의 모색과 화립을 위해 의사 난류신호(turbulent-like signal)를 자기회기 모형(autoregressive model:AR model)으로 생성하고 추출간격이 유동장에 영향을 받는 비주기적 확률과정을 수치적으로 모사한다. 이 비주기적 실현 신호로 부터 현재 가 장 많이 사용되고 있는 Roberts와 Gaster의 직접 변화법과 추출 및 유지신호의 피리오 도그램(periodogram)법에 대해 데이터 밀도와 난류강도의 다양한 변화에 따른 속도편 의의 영향 등을 살펴보는데 목적을 둔다.