• 제목/요약/키워드: SEED 알고리즘

검색결과 190건 처리시간 0.036초

CELL 프로세서를 이용한 SEED 블록 암호화 알고리즘의 효율적인 병렬화 기법 (An Efficient Parallelized Algorithm of SEED Block Cipher on Cell BE)

  • 김덕호;이재영;노원우
    • 정보처리학회논문지A
    • /
    • 제17A권6호
    • /
    • pp.275-280
    • /
    • 2010
  • 본 논문에서는 Cell BE 프로세서를 사용한 효율적인 병렬 블록 암호화 알고리즘을 제시한다. 제안하는 알고리즘은, 이종 프로세서인 Cell BE의 특성을 효율적으로 활용하기 위하여 PPE와 SPE에 서로 다른 부호화/복호화 방식을 적용하여 그 성능을 개선하였다. 본 논문에 제시된 구현 방식을 바탕으로 검증된 결과에 따르면, 제안하는 알고리즘은 고성능 네트워크 시스템을 지원할 수 있는 2.59Gbps의 성능을 보여준다. 이는, 다른 다중 코어 프로세서의 병렬 구현 방식과 비교할 때, 1.34배 증가된 성능의 부호화/복호화 속도를 제공한다.

128비트 SEED 암호 알고리즘의 고속처리를 위한 하드웨어 구현 (High Performance Hardware Implementation of the 128-bit SEED Cryptography Algorithm)

  • 전신우;정용진
    • 정보보호학회논문지
    • /
    • 제11권1호
    • /
    • pp.13-23
    • /
    • 2001
  • 본 논문에서는 우리 나라 128 비트 블록 암호 알고리즘 표준인 SEED를 하드웨어로 구현하였다. 먼저 하드웨어 구 현 측면에서 SEED를 같은 비밀키 블록 암호 알고리즘으로 AES 최종 후보 알고리즘인 MARS, RC6, RIJNDAEL, SERPENT, TWOFISH와 비교 분석하였다. 동일한 조건하에서 분석한 결과, SEED는 MARS, RC6, TWOFISH보다는 암호 화 속도가 빨랐지만, 가장 빠른 RIJNDAEL보다는 약 5배정도 느렸다. 이에 속도 측면에서 우수한 성능을 가질 수 있는 고속 SEED 구조를 제안한다. SEED는 동일한 연산을 16번 반복 수행하므로 1라운드를 Jl 함수 블록, J2 함수 블록, key mixing 블록을 포함한 J3 함수 블록의 3단계로 나누고, 이를 파이프라인 시켜 더 빠른 처리 속도를 가지도록 하였다. G 함수는 구현의 효율성을 위해 4개의 확장된 4바이트 SS5-box 들의 xor로 처리하였다. 이를 Verilog HDL을 사용하여 ALTERA FPGA로 검증하였으며, 0.5um 삼성 스탠다드 셀 라이 브러리를 사용할 경우 파이프라인이 가능한 ECB 모드의 암호화와 ECB, CBC, CFB 모드의 복호화 시에는 384비트의 평문을 암복호화하는데 총 50클럭이 소요되어 97.1MHz의 클럭에서 745.6Mbps의 성능을 나타내었다. 파이프라인이 불 가능한 CBC, OFB, CFB 모드의 암호화와 OFB 모드의 복호화 시에는 동일 환경에서 258.9Mbps의 성능을 보였다.

SEED 암호 알고리즘을 적용한 음성 신호 암호화 칩 설계 ((The chip design for the cipher of the voice signal to use the SEED cipher algorithm))

  • 안인수;최태섭;임승하;사공석진
    • 대한전자공학회논문지TE
    • /
    • 제39권1호
    • /
    • pp.46-54
    • /
    • 2002
  • 정보 통신의 급속한 발전과 확산으로 전세계가 통신망으로 개방화되고, 정보 자체가 국가 경제 발전을 좌우하는 중요한 변수로 작용하게 되었다. 정보 보안은 특성상 각 국가마다 독단적인 정보보호시스템을 개발하여 독립적으로 그 비밀성을 유지해야 할 필요가 있다 이에 국내 암호 알고리즘의 활용 확대를 위해 국내 표준인 SEED 암호 알고리즘을 적용하여 Xilinx사 XCV300PQ240 칩을 타겟(target)으로 최대 동작 주파수 47.895MHz이고, 등가게이트는 27,285인 음성 암호화 칩을 설계하였다.

적응적 Seed를 기초로한 분수계 분할을 이용한 차도영역 검출 (Robust Road Detection using Adaptive Seed based Watershed Segmentation)

  • 박한동;오정수
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2015년도 추계학술대회
    • /
    • pp.687-690
    • /
    • 2015
  • 전방 추돌 경보 시스템(FCWS) 및 차선 이탈 경보 시스템(LDWS)에서 차선 및 객체 검출을 위한 관심영역은 차도영역으로 설정되어야 한다. 분수계 분할(watershed segmentation)방법은 차도영역을 분리하기에 효과적인 알고리즘이다. 이 알고리즘은 초기 seed에 속해있는 watershed line과 국부 최소값에 따라서 분할 결과가 다르게 나타나는데 차도 seed에 그 이외의 영역이나 차량이 포함될 경우에 차도 이외의 부분이 차도영역으로 포함되어 분할된다. 이런 문제점을 보완하기 위해 도로 환경에 따라 차도 seed를 적응적으로 변경해야 한다. 그 방법으로 영상을 여러 개의 관심영역으로 분할하여 차선을 검출하고 자기차선을 잇는 직선을 초기 seed로 설정한다. 설정된 seed에 차량이 검출되면 seed 위치를 조정하고 조정된 위치에서 차선을 지나지 않는다면 차선을 지나도록 seed의 크기를 조정하여 최종적인 seed를 결정한다. 최종적으로 결정된 seed를 통해서 도로환경에 따라 적응적으로 차도영역을 검출을 가능하게 한다.

  • PDF

통신에서의 SEED와 스트림 암호 알고리즘의 비교 분석 (SEED and Stream cipher algorithm comparison and analysis on the communication)

  • 안인수
    • 한국컴퓨터정보학회논문지
    • /
    • 제15권2호
    • /
    • pp.199-206
    • /
    • 2010
  • 인터넷과 네트워크 등 통신의 급속한 발달로 디지털 정보화 사회가 점점 고도화되고 다양한 서비스를 제공받고 있는 상황이지만 심각한 보안 위협에 노출되어 있다. 이와 같은 정보 보호 시장의 특성에 따라 보안 기술의 적용 환경이나 분야에 적합하고, 중요한 정보를 보다 안전하게 보호하기 위한 암호 기술의 연구가 더욱 절실히 요구된다. 통신에서 정보 보호를 위한 암호화 기술 중에서 암호화 키와 복호화 키가 같은 대칭키 암호 알고리즘은 변환 방법에 따라 블록 암호 알고리즘과 스트림 암호 알고리즘으로 구분된다. 본 연구에서는 제안한 SEED와 스트림 암호 알고리즘의 안전성과 신뢰성을 검증하고 통신 환경에서의 적용 가능성을 확인하고자 한다. 이것은 다양한 통신 환경 조건에 따른 적합한 암호 알고리즘의 선택과 적용으로 안전한 정보 교류가 이루어질 수 있도록 하는데 기여할 수 있을 것이다.

SEED 블록 암호 알고리즘의 파이프라인 칩 설계에 관한 연구 (A Study on Pipeline Chip of SEED B1ock Cipher Algorithm)

  • 이규원;엄성용
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (3)
    • /
    • pp.43-45
    • /
    • 2001
  • 본 논문에서는 한국정보보호 진흥원예서 표준으로 개발한 128비트 블록암호 알고리즘의 표준인 SEED를 하드웨어 칩으로 설계 연구하였다. 설계 연구 방법은 기존 암호 연산부의 속도 개선의 한 방법으로 암호 블록의 16 라운드 각각을 하나의 프로세서로 보고, 이를 파이프라인 방식으로 설계하여 암호 연산의 속도를 증진시키는 방법으로 설계하였다. Cadence의 NCVHDL로 Functional Simulation하고, Synopsys의 Compiler II로 Optimize된 Schematic을 검증하였다.

  • PDF

CMVP 테스트를 적용한 SEED 암호 알고리즘 모듈 구현 (The Implementation of SEED Cipher Algorithm Test Module Applied CMVP Test)

  • 박성근;정성민;서창호;김일준;신승중;김석우
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2003년도 춘계학술발표논문집 (하)
    • /
    • pp.1937-1940
    • /
    • 2003
  • 정보보호 평가는 크게 시스템 평가인 CC(Common Criteria)평가와 암호모듈 평가인 CMVP(Cryptographic Module Validation Program)평가로 나눌 수 있다. 본 논문은 국내 표준 암호 알고리즘 SEED를 북미의 CMVP의 3가지 블록 알고리즘 시험방법인 KAT(Known Answer Test), MCT(Monte C미개 Test), MMT(Multi-block Message Test)를 JAVA환경에 적용하여 시범 구현하였다. 테스트 방법으로 CMVP의 MOVS, TMOVS, AESAVS를 선정하여 FIPS 표준을 적용하였다. 구현 환경으로는 JCE기반의 Cryptix를 채택하여 CMVP의 블록 암호 알고리즘 테스트 시스템 중 일부를 구현하였다.

  • PDF

블록 암호알고리즘 SEED의 면적 효율성을 고려한 FPGA 구현 (Area Efficient FPGA Implementation of Block Cipher Algorithm SEED)

  • 김종현;서영호;김동욱
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제7권4호
    • /
    • pp.372-381
    • /
    • 2001
  • 본 논문에서는 대한민국 표준 128비트 블록 암호알고리즘인 SEED를 하나의 FPGA에 사상될 수 있도록 설계한다. 이를 위해 VHDL을 이용하여 설계하고 회로는 라운드키 생성부, F함수부, G함수부, 라운드 처리부, 제어부, I/O부로 구성한다. 본 논문에서 SEED는 FPGA를 대상으로 설계하나 ASIC이나 코어(core)를 사용하는 설계 등에 응용될 수 있도록 구현대상을 정하지 않고(technology independent) 범용적으로 설계한다. SEED구조상 많은 하드웨어 자원을 필요로 하는 점 때문에 구현 시 자원제한에 의한 문제점을 최소화하기 위해 F함수부와 라운드 키 생성부에서 사용되는 G 함수를 각각 1개씩 구현하고 이를 순차적으로 사용함으로써 게이트 수를 최소화하여 부가적인 하드웨어 없이 모든 SEED알고리즘이 하나의 FPGA 내에 구현되도록 한다. SEED는 Altera FLEX10K100에서 구현할 경우 FPGA 사용률이 약 80%이고 최대 28Mhz clock에서 동작하여 14.9Mbps로 암호화를 수행할 수 있다. 설계된 SEED는 공정기술과 무관하고 공정기술의 변경에 따른 부가 하드웨어가 전혀 필요 없이 하나의 FPGA로 설계되었다. 따라서 SEED의 구현이나 이를 사용하는 시스템 제작 등에 쉽게 응용할 수 있으리라 사료된다.

  • PDF

효율적인 SEED 암호알고리즘 구현을 위한 최적화 회로구조 (An Optimum Architecture for Implementing SEED Cipher Algorithm with Efficiency)

  • 신광철;이행우
    • 인터넷정보학회논문지
    • /
    • 제7권1호
    • /
    • pp.49-57
    • /
    • 2006
  • 본 논문에서는 128-bit 블록암호인 SEED 알고리즘을 하드웨어로 구현하는데 있어서 면적을 줄이고 연산속도를 증가시키는 회로구조에 대하여 논하였고 설계결과를 기술하였다. 연산속도를 증가시키기 위해 pipelined systolic array 구조를 사용하였으며, 입출력회로에 어떤 버퍼도 사용하지 않는 간단한 구조이다. 이 회로는 10 MHz 클럭을 사용하여 최대 320 Mbps의 암호화속도를 달성할 수 있다. 회로설계는 VHDL 코딩방식으로 수행하였으며, 50,000 gates 급의 FPGA에 구현하였다.

  • PDF

SEED 블록 암호 알고리즘의 파이프라인 하드웨어 설계 (A Pipelined Design of the Block Cipher Algorithm SEED)

  • 엄성용;이규원;박선화
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제30권3_4호
    • /
    • pp.149-159
    • /
    • 2003
  • 최근 들어, 정보 보호의 필요성이 높아지면서, 암호화 및 복호화에 관한 관심이 커지고 있다. 특히, 대용량 정보의 실시간 고속 전송에 사용되기 위해서는 매우 빠른 암호화 및 복호화 기법이 요구되었다. 이를 위한 방안중의 하나로서 기존의 암호화 알고리즘을 하드웨어 회로로 구현하는 연구가 진행되어 왔다. 하지만, 기존 연구의 경우, 구현되는 회로 크기를 최소화하기 위해, 암호화 알고리즘들의 주요 특성인 병렬 수행 가능성을 무시한 채, 동일 회로를 여러번 반복 수행시키는 방법으로 설계하였다. 이에 본 논문에서는 1998년 한국정보보호센터에서 개발한 국내 표준 암호화 알고리즘 SEED의 병렬 특성을 충분히 활용하는 새로운 회로 설계 방법을 제안한다. 이 방법에서는 암호 연산부의 획기적인 속도 개선을 위해 암호 블록의 16 라운드 각각을 하나의 단계로 하는 16 단계의 파이프라인 방식으로 회로를 구성한다. 설계된 회로 정보는 VHDL로 작성되었으며, VHDL 기능 시뮬레이션 검증 결과, 정확하게 동작함을 확인하였다. 또한 FPGA용 회로 합성 도구를 이용하여, 회로 구현시 필요한 회로 크기에 대한 검증을 실시한 결과, 하나의 FPGA 칩 안에 구현 가능함을 확인하였다. 이는 단일 FPGA 칩에 내장될 수 있는 고속, 고성능의 암호화 회로 구현이 가능함을 의미한다.