• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.125-128
• /
• 2002

This paper designed a cipher process, which used SEED-Algorithm that is totally domestic technique. This cipher processor is implemented by using SEED-cipher-Algorithm and pipeline scheduling architecture. The cipher is 16-round Feistel architecture but we show just 16-round Feistel architecture for brevity in this thesis. Of course, we can get the result of the 16-round processing by addition of control part simply. Furthermore, it has pipelined architecture, so the speed of cipher process is the faster than others when we performed a cipher a lot of data. The schedule-function can performed the two-cipher process simultaneously, such as using two-cipher processors.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(1)
• /
• pp.347-350
• /
• 2002

In the input buffer switch system, VOQ(Virtual Output Queue) archives 100% throughput. The VOQ with the systolic architecture maintains an uniform performance regardless of a number of Packet class and output port, so that it doesn't have a limitation of scalability. In spite of these advantages, the systolic architecture VOQ is difficult to change sorting order In this paper, we Proposed a systolic architecture VOQ which support weighted round robin(WRR) algorithm to provide with flow control service.

• 한국정보통신학회논문지
• /
• 제16권10호
• /
• pp.2261-2266
• /
• 2012

일반적인 버스 시스템 구조는 공용버스 내에 여러 개의 마스터와 슬레이브, 아비터 그리고 디코더 등으로 구성되어 있다. 복수의 마스터가 동시간대에 버스를 이용할 수 없으므로, 아비터는 이를 중재하는 역할을 수행한다. 아비터가 어떠한 중재방식을 선택하는가에 따라 버스 사용의 효율성이 결정된다. 기존의 중재 방식에는 Fixed Priority 방식, Round-Robin 방식, TDMA 방식, 로터리 방식 등이 연구되고 있다. 본 논문에서는 데이터 트래픽 집중에 따른 Fixed Priority, Round Robin, TDMA, 로터리 방식에 대하여 성능을 분석해 보고, 성능개선을 위한 방법을 제안하려고 한다.

• 한국해양공학회지
• /
• 제24권4호
• /
• pp.59-65
• /
• 2010

This study presents the design procedure for optimizing the semi-planing hull form, including appendages, using numerical and experimental methods. Four different referenced semi-planing hull forms were compared to determine their hydrodynamic performances, and one of the hull forms was modified for optimum operation at high-speed conditions (0.4 < $F_{NL}$ < 0.9). The optimized, semi-planing hull form was tested in the towing tank to investigate its resistance characteristics. Also, the results of the model tests with differing design parameters were used to choose the stern wedge and the spray strip to improve the hydrodynamic performance at high speeds.

• 한국정보통신학회논문지
• /
• 제17권8호
• /
• pp.1879-1884
• /
• 2013

일반적인 버스 시스템 구조는 공용버스 내에 여러 개의 마스터와 슬레이브, 아비터 그리고 디코더 등으로 구성되어 있다. 복수의 마스터가 동시간대에 버스를 이용할 수 없으므로, 아비터는 이를 중재하는 역할을 수행한다. 아비터가 어떠한 중재방식을 선택하는가에 따라 버스 사용의 효율성이 결정된다. 기존의 중재 방식에는 Fixed Priority 방식, Round-Robin 방식, TDMA 방식, 로터리 방식 등이 연구되고 있다. 본 논문에서는 데이터 트래픽 집중에 따른 Fixed Priority, Round Robin, TDMA, 로터리 방식에 대하여 성능을 분석해 보고, 성능개선을 위한 방법을 제안하려고 한다.

• Structural Engineering and Mechanics
• /
• 제52권5호
• /
• pp.889-901
• /
• 2014

Very long life fatigue tests were carried out on 16Mn steel base metal and its welded joint by using the ultrasonic fatigue testing technique. Specimen shapes (round and plate) were considered for both the base metal and welded joint. The results show that the specimens present different S-N curve characteristics in the region of $10^5-10^9$ cycles. The round specimens showed continuously decreasing tendency while plate specimens showed a steep decreasing step and an asymptotic horizontal one. The fatigue strength of round specimen was found higher than plate specimen. The fatigue strength of as-welded joint was 45.0% of the base material for butt joint and 40% for cruciform as-welded joint. It was found that fracture can still occur in butt joint beyond $5{\times}10^6$ cycles. The cruciform joint has a fatigue limit in the very long life fatigue regime ($10^7-10^9$ cycles). Fatigue strength of butt as-welded joint was much higher as compared to cruciform as-welded joint. Improvement in fatigue strength of welded joint was found due to UPT. The observation of fracture surface showed crack mainly initiated from welded toe at fusion areas or geometric discontinuity sites at the surface in butt joint and from welded toe in cruciform joint.

• 정보보호학회논문지
• /
• 제12권2호
• /
• pp.53-64
• /
• 2002

This paper describes a design of cryptographic processor that implements the AES (Advanced Encryption Standard) block cipher algorithm, "Rijndael". An iterative looping architecture using a single round block is adopted to minimize the hardware required. To achieve high throughput rate, a sub-pipeline stage is added by dividing the round function into two blocks, resulting that the second half of current round function and the first half of next round function are being simultaneously operated. The round block is implemented using 32-bit data path, so each sub-pipeline stage is executed for four clock cycles. The S-box, which is the dominant element of the round block in terms of required hardware resources, is designed using arithmetic circuit computing multiplicative inverse in GF($2^8$) rather than look-up table method, so that encryption and decryption can share the S-boxes. The round keys are generated by on-the-fly key scheduler. The crypto-processor designed in Verilog-HDL and synthesized using 0.25-$\mu\textrm{m}$ CMOS cell library consists of about 23,000 gates. Simulation results show that the critical path delay is about 8-ns and it can operate up to 120-MHz clock Sequency at 2.5-V supply. The designed core was verified using Xilinx FPGA board and test system.

• Journal of the Korean Institute of Landscape Architecture International Edition
• /
• 제2호
• /
• pp.140-146
• /
• 2004

All-round development of urban greenery network morphology is an integrated part of urban space system. The greenbelt construction of the Middle Ring Line is capable of changing linear planning and merging the peripheral greenery construction with 3-D space design to jointly form a broad open space.

• 한국정보과학회논문지:정보통신
• /
• 제28권4호
• /
• pp.631-640
• /
• 2001

프레임 기반 스케쥴링의 일종인 라운드 로빈 스케쥴링은 네트워크에서 다양한 대역이나 지연과 같은 차등화된 서비스들을 제공 할 수 있도록 각 큐에 다른 가중치를 지정함으로써 여러 큐들을 직접적으로 관리할 수 있는 매우 간단한 원리이다. 이러한 원리들 중 가장 대표적인 알고리즘이 WRR 이다. 또한, WRR 알고리즘은 DBSW 구조에 의해 효율적으로 구현될 수 있다. 본 논문은 DBSW 구조의 수학적 분석을 수행하고 분석결과와 시뮬레이션 결과를 비교한다. 분석 데이타와 시뮬레이션 데이타는 DBSW 구조가 각 VC에 할당된 가중치를 정확하게 유지할 수 있기 때문에 DBSW 구조의 평균 퍼버 길이가 감소됨을 보여준다.

• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.50-56
• /
• 2009

SoC(System on Chip)는 버스 아키텍처 안에 여러 개의 마스터, 슬레이브, 아비터 그리고 디코더로 구성되어 있다. 마스터는 CPU, DMA, DSP 둥과 같이 데이터 트랜잭션을 발생시키는 블록이고, 슬레이브는 SRAM, SDRAM, 레지스터 등과 같이 데이터 트랜잭션에 응답하는 블록이다. 또한 아비터는 마스터가 동시간대에 버스를 이용할 수 없기 때문에 이를 중재하는 역할을 수행하는데, 어떠한 중재 방식을 선택하는가에 따라 SoC의 성능이 크게 바뀔 수 있다. 일반적인 중재 방식에는 fixed priority 방식, round-robin 방식, TDM 중재 방식 등이 있다 본 논문에서는 TLM 알고리즘을 구성하여 일반적인 중재방식을 TLM 시뮬레이션을 통해 비교 분석하였다. 또한 새로운 중재 방식인 하이브리드 버스 중재 방식을 제안하고 다른 중재 방식과 비교하여 성능을 검증하였다.