• 한국정보통신학회논문지
• /
• 제10권7호
• /
• pp.1202-1207
• /
• 2006

본 논문에서는 낮은 전력과 낮은 데이터 율의 M-ary FSK 시스템의 응용하고 성능 개선에 관해서 분석한다. 제안 시스템에서는 최대비 합성 다이버시티, 부호화와 비 부호화 일 때 가우시안 잡음, m=2, m=3, 레일리, 반가우신안 페이딩 채널에서 리드솔로몬 부호화를 이용하여 최적의 변조 값을 구하였다 . 시뮬레이션 분석 결과로부터 슬로우 페이딩 모델에 응용이 적당함과 웅용시스템에 유용함을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제49권5호
• /
• pp.15-20
• /
• 2012

본논문을 통해, 리드솔로몬 복호기에서 매우 복잡한 나누기회로를 사용않고, 오류위치를 찾아내는 치엔기기의 최적설계기법을 제시했다. 최적화는 매우 간단한 제곱/4제곱회로를 사용하고, 병렬처리를 통해 가능했다. 이법은 현대 디지털 통신및/가전기기 대부분에 응용되질수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(1)
• /
• pp.137-140
• /
• 2000

In this paper. we analyzed the performance of a SFH (slow frequency hopping) system under partial-band jamming, multiple access interference and wide-band random noise. For the correction of burst errors due to channel hit, Reed-Solomon coding followed by block interleaving is employed. Errors-and-erasures decoding with side information is exploited to enhance the correctional capability. We derived a closed-form solution for the BER estimation. Errors resulting from random noise and erasures resulting from burst interference are separately analyzed and finally BER is computed due to these composite noise sources. Estimated BER performance is verified by computer simulation.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
• /
• pp.245-248
• /
• 2001

본 논문에서는 연집 오류(burst error)에 우수한 정정 능력을 보이는 고속 RS(Reed-Solomon) 복호기를 제안한다. 제안된 RS 복호기는 RS(n, k, t); (37 < n ≤ 255, 21 < k ≤ 239, t = 8)의 사양을 지원하며 수정 유클리드 알고리즘(modified Euclid´s algorithm)을 이용한 시스톨릭 어레이(systolic array) 방식의 병렬처리 구조로 설계되었다. 고속 RS 복호기의 효율적인 VSLI 설계를 위하여 새로운 방식의 수정 유클리드 알고리즘 연간 회로를 제안한다. 제안된 수정 유클리드 알고리즘 회로는 2t + 1의 연산 지연 시간을 갖으며 기존 구조의 연산 지연 시간인 3t + 37에 비하여 t = 8 인 경우 약 72%의 연산 지연이 감소하였다. 제안된 구조를 VHDL을 이용하여 설계하였으며 SAMSUNG 0.5㎛(KG80) 라이브러리를 이용하여 논리 합성과 타이밍 검증을 수행하였다. 합성된 RS 복호기의 총 게이트 수는 약 77,000 개이며 최대 80MHz의 동작 속도를 나타내었다.

• 한국산학기술학회논문지
• /
• 제11권6호
• /
• pp.2202-2206
• /
• 2010

본 논문에서는 FSM(finite-state machine)을 이용하여 차수 계산(degree computation)을 하지 않고 수정된 유클 리드 알고리즘(modified Euclidean algorithm)을 구현할 수 있는 구조를 제안한다. 제안된 구조는 차수계산이 필요없기 때문에 RS(Reed-Solomon) 복호기의 하드웨어 복잡도를 줄일 수 있고, 고속의 복호기 설계가 가능하게 된다. 제안된 구조를 이용하는 RS(255,239) 복호기를 Verilog HDL로 구현하였고, 기존의 복호기에 비해 게이트 수를 약 13%정도 줄일 수 있다.

• 항공우주기술
• /
• 제6권2호
• /
• pp.157-163
• /
• 2007

본 연구의 목적은 KSLV-I 영상데이터를 전송하는 PCM/FM 통신시스템에서 리드솔로몬 인코더(255,223)를 설계하고 시뮬레이션하는데 있다 특히 압축영상을 전송하는 무선채널에서는 아주 낮은 BER을 요구하므로 강력한 포워드 오류정정능력을 가지는 리드솔로몬 코딩기법이 적용된다. 본 논문에서 개발된 리드솔로몬 인코더(255,223)는 CCSDS 표준의 원시다항식을 채택하여 각종 계수를 계산하였고 이를 바탕으로 영상압축기의 RF 인터페이스 모듈의 FPGA 하드웨어의 일부분으로 할당하여 시뮬레이션되고 구현되었다.

• 한국정보처리학회논문지
• /
• 제7권5호
• /
• pp.1491-1499
• /
• 2000

This paper is designed and implemented the data recovery mechanism for 2-D (2-dimensional) bar code system. The data recovery algorithm used the modified Reed-Solomon algorithm and it is implemented into 2-D bar code system. There are 7 types of 2-D bar code system, which are 21x21, 25x25, 41x41, 73x73, 101x101, 177x177. This paper has been experimented that how many data is saved among several 2-D bar code types and how many data re recovered. In the first experiment, the big size 2-D bar code system has many ECC codeword. Therefore, original data cannot be assigned to 2-D bar code system. In the second experiment, even if 35∼40% loss dta for the 2-D bar code system, the 2-D bar code system could have been recovered to original data.

• 디지털콘텐츠학회 논문지
• /
• 제5권4호
• /
• pp.316-320
• /
• 2004

본 논문에서는 이미지 데이터의 저작권 보호를 위해 워터마크 삽입시 워터마크 영상에 DM-SS 기법을 적용하고 DM-SS 방식에서의 Burst성 에러에 강인한 Reed-Solomon 부호화를 적용하여 워터마크 복원에 대한 성능 개선을 하였다. 그리고 영상에 대한 외부 공격으로는 OFDM/QPSK 전송 시스템을 이용하여 전송 시 생기는 여러 가지 요인을 고려하였다.

• 전자공학회논문지B
• /
• 제30B권11호
• /
• pp.17-26
• /
• 1993

In this paper, a VlSI architecture for Reed-Solomon (RS) decoder based on the Berlekamp algorithm is proposed. The proposed decoder provided both erasure and error correcting capability. In order to reduc the chip area, we reformulate the Berlekamp algorithm. The proposed algorithm possesses a recursive structure so that the number of cells for computing the errata locator polynomial can be reduced. Moreover, in our approach, only one finite field multiplication per clock cycle is required for implementation, provided an improvement in the decoding speed, and the overall architecture features parallel and pipelined structure, making a real time decoding possible. From the performance evaluation, it is concluded that the proposed VLSI architecture is more efficient in terms of VLSI implementation than the rcursive architecture based on the Euclid algorithm.

• 전자공학회논문지A
• /
• 제30A권11호
• /
• pp.21-28
• /
• 1993

Decoding algorithm of noncyclic Reed-Solomon codes consists of four steps which are to compute syndromes, to find error-location polynomial, to decide error-location, and to solve error-values. There is a decoding method by which the computation of both error-location polynomial and error-evaluator polynimial can be avoided in conventional decoding methods using Euclid algorithm. The disadvantage of this method is that the same amount of computation is needed that is equivalent to solve the avoided polynomial. This paper considers the division method on polynomial on GF(2$^{m}$) systematically. And proposes a novel method to find error correcting polynomial by simple mathematical expression without the same amount of computation to find the two avoided polynomial. Especially. proposes the method which the amount of computation to find F (x) from the division M(x) by x, (x-1),....(x--${\alpha}^{n-2}$) respectively can be avoided. By applying the simple expression to decoding procedure on RS codes, propses a new decoding algorithm, and to show the validity of presented method, computer simulation is performed.