• 제목/요약/키워드: Reducing current ripple

검색결과 55건 처리시간 0.026초

정전압형 전자식 안정기 회로의 고조파 저감을 위한 PFC회로의 설계 (A Design of PFC Circuit for Reducing the Harmonic in Constant Voltage-fed Electronic Ballast Circuit)

  • 이현무;고강훈;고희석;이현우
    • 한국조명전기설비학회:학술대회논문집
    • /
    • 한국조명전기설비학회 2003년도 학술대회논문집
    • /
    • pp.343-348
    • /
    • 2003
  • In this paper, a PFC(Power Factor Correction) electronic ballast with constant voltage-fed is proposed. The proposed PFC electronic ballast is combined of a High-efficiency boost converter and a conventional half bridge inverter. It is proved that the ripple of input-current and the input-current's harmonic of the proposed PFC electronic ballast are reduced using the voltage divider and soft-switching technique. It is demonstrated that simulation results for 40[W] fluorescent lamp correspond with theoretical analysis

  • PDF

HID 램프 디지털 안정기의 제작 (Implementation of a Digital Ballast for HID Lamps)

  • 이치환
    • 한국조명전기설비학회:학술대회논문집
    • /
    • 한국조명전기설비학회 2003년도 학술대회논문집
    • /
    • pp.31-35
    • /
    • 2003
  • This paper presents a microprocessor controlled digital ballast for HID lamps, which gives intelligent features such as a precise power control, optimum ignition voltage and detection of end of life. Average current mode PFC is employed for reducing EMI and a universal input. Direct spread spectrum is done by applying 1 KHz triangular wave for removing acoustic resonance. This frequency modulation of 1 KHz gives also low EMI level and no ripple on lamp current. The microprocessor controls the voltage of DC-bus, the voltage of ignition pulses, the power of output and the bandwidth of spread spectrum. A 250W digital ballast is implemented with an efficiency of 93% and a maximum EMI level of 55 ㏈${\mu}$V.

  • PDF

가변 히스테리시스 전류제어 모델링을 통한 SRM 구동특성 (SRM Driving Characteristics through Modeling of Variable Hysteresis Current Control)

  • 정성인
    • 한국인터넷방송통신학회논문지
    • /
    • 제22권2호
    • /
    • pp.123-128
    • /
    • 2022
  • SRM(Switched Reluctance Motor)의 토크는 인덕턴스의 기울기에 비례하여 발생하기 때문에 비선형 토크 특성을 가지며 토크 맥동이 크고 소음이 심한 단점을 가지고 있다. 특히 SRM의 상용화에 가장 큰 장해 요인으로 작용하고 있는 것은 회전축에서 발생하는 맥동 토크로 이에 의해 기기자체는 물론이고 주변장치에까지 여러 가지 악영향을 미친다. 따라서 맥동 토크를 저감시키는 방법으로 다양한 방안이 국내외 연구자들에 의하여 발표되었고 히스테리시스 제어기의 경우 초핑 제어에 비해 평활한 전류를 흘려줄 수 있다는 장점이 있다는 연구결과가 있다. 그러나 히스테리시스 밴드를 결정함에 있어서 밴드가 너무 작을 경우 많은 스위칭으로 인한 스위칭 손실과 엔코더의 사용 시 불안정한 초기 기동을 야기할 수 있는 둥의 단점을 가지고 있다. 따라서 본 논문에서는 속도오차에 따른 히스테리시스 밴드의 변화를 통하여 보다 안정적이고 빠른 속도응답을 가지면서 정상상태에서 토크 리플을 줄일 수 있는 가변 히스테리시스 제어기에 대하여 연구하였다.

인터리브 방식 삼상 절연형 고효율 부스트 컨버터 (Three-Phase Interleaved Isolated High Efficiency Boost Converter)

  • 최정완;차한주
    • 전력전자학회논문지
    • /
    • 제14권6호
    • /
    • pp.496-503
    • /
    • 2009
  • 이 논문은 새로운 인터리브 방식 삼상 절연형 고효율 부스트 컨버터를 제안한다. 이 컨버터는 삼상 전력변환 방식을 채택하여 보다 큰 전력전송 능력을 갖으며 각 상의 rms 전류값이 작으므로 전도손실도 작다. 이에 더하여, 삼상 부스트 컨버터의 인터리브 동작으로 인하여 입력 전류 리플이 줄어들고, 실효 동작 주파수의 증가로 필터소자의 크기가 작아져서 높은 전력밀도를 갖는다. 부스트 컨버터 출력의 각 상 전류는 제안된 3 상 PWM 구동방식에 따라 전류 연속모드로 동작하여 3 상 변압기로 통합된다. 이 컨버터는 전도손실이 작아 96% 이상의 효율로 동작하며 능동클램프의 작용으로 스위칭 손실도 역시 작다. 제안된 컨버터와 PWM 구동방식을 분석 및 시뮬레이션 하고 하드웨어로 제작하였다. 제작된 시제품을 500 W 급으로 실험하여 모든 설계검증 및 해석을 실시하였다.

고정 위상 동작 인버터를 포함하는 위상천이 풀 브리지 DC/DC 컨버터 (Phase-Shift Full-Bridge DC/DC Converter with Fixed-Phase Operation Inverter)

  • 김진호;박재성;김홍권;박준우;신용생;지상근;조상호;노정욱;홍성수
    • 전력전자학회논문지
    • /
    • 제18권2호
    • /
    • pp.131-137
    • /
    • 2013
  • In this paper, the phase-shift full-bridge DC/DC converter with fixed-phase operation inverter is proposed. The proposed circuit consists of two full-bridge inverters which are connected in parallel. While one full-bridge inverter operates as the fixed-phase, it regulates the output voltage by adjusting the phase of the other inverter. During the normal operation period, the proposed circuit makes the less amount of conduction loss of the primary switches and secondary synchronous rectifiers, as well as the less amount of the current ripple of the output inductor, than the conventional phase-shift full-bridge DC/DC converter does. Also, it achieves high efficiency by reducing the snubber loss of the secondary synchronous rectifier. To sum up, the present inquiry analyzes the theoretical characteristics of the proposed circuit, and shows the experimental results from a prototype for 450W power supply.

코깅토크 저감을 위한 BLDC 전동기의 형상 설계 및 특성 분석 (Topology Design of BLDC Motor for Cogging Torque Reduction and Characteristic Analysis)

  • 서경식;정상용;이철균
    • 전기학회논문지
    • /
    • 제63권11호
    • /
    • pp.1519-1525
    • /
    • 2014
  • This paper presents the shape design for reducing cogging torque and characteristic analysis in Brushless DC (BLDC) motor. In this BLDC motor, ${\Delta}$(delta)-winding is applied, and in order to obtain the $60^{\circ}$ trapezoidal phase back-EMF waveform, permanent magnet shape design is carried out. And then, a method on specifying design parameters to effectively reduce cogging torque is developed. back-EMF, input voltage and input current which are analyzed by the Finite Element Method (FEM) are validated by experimental results. Also, efficiency calculations based on analysis and experimental results are performed and analyzed.

매트릭스 컨버터의 출력 전류 리플 저감을 위한 PWM 방법 (PWM method of Matrix converter for reducing output current ripple)

  • 김성민;설승기
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2008년도 하계학술대회 논문집
    • /
    • pp.190-192
    • /
    • 2008
  • 매트릭스 컨버터(Matrix Converter:MC)는 기본적으로 9개의 양방향 스위치를 이용한 전력변환장치이다. 입력 전압의 크기에 따라 일정 범위 내의 전압을 합성할 수 있으며, 다이오드 정류기를 이용하는 인버터에 비해 입력전류를 정현파로 만들 수 있는 장점을 가지고 있다. 다수의 스위치를 이용하여 출력전압을 합성하기 때문에 제어가 복잡하다는 단점이 있으나, 반대로 여러 가지 방법으로 전압을 합성할 수 있는 가능성과 회로 구성의 확장 가능성이 크다는 장점도 있다. 본 논문에서는 입력 전압의 순시적인 선간전압을 이용한 새로운 공간 벡터 변조(Space Vector Modulation: SVM)방법을 제안하고, 기존 SVM과 동일한 구현 가능성 및 새로운 유사 멀티레벨(Multi-level) SVM으로의 확장성을 보인다. 유사 멀티레벨 SVM을 사용하였을 경우 출력 전류의 리플이 감소하고 고조파 특성이 개선됨을 Matlab 시뮬레이션을 통해 검증한다.

  • PDF

Analysis of Phase Error Effects Due to Grid Frequency Variation of SRF-PLL Based on APF

  • Seong, Ui-Seok;Hwang, Seon-Hwan
    • Journal of Power Electronics
    • /
    • 제16권1호
    • /
    • pp.18-26
    • /
    • 2016
  • This paper proposes a compensation algorithm for reducing a specific ripple component on synchronous reference frame phase locked loop (SRF-PLL) in grid-tied single-phase inverters. In general, SRF-PLL, which is based on all-pass filter to generate virtual voltage, is widely used to estimate the grid phase angle in a single-phase system. In reality, the estimated grid phase angle might be distorted because the phase difference between actual and virtual voltages is not 90 degrees. That is, the phase error is caused by the difference between cut-off frequency of all-pass filter and grid frequency under grid frequency variation. Therefore, the effects on phase angle and output current attributed to the phase error are mathematically analyzed in this paper. In addition, the proportional resonant (PR) controller is adapted to reduce the effects of phase error. The validity of the proposed algorithm is verified through several simulations and experiments.

전해 커패시터를 제거하고 디밍이 가능한 고수명 단일단 PFC DCM 플라이백 컨버터 (Single-stage Dimmable PFC DCM Flyback Converter without Electrolytic Capacitor)

  • 진달래;김춘택;채민철;나재두;김영석
    • 전기학회논문지
    • /
    • 제62권11호
    • /
    • pp.1550-1559
    • /
    • 2013
  • Light emitting diode(LED) lighting has been applied various industry fields because of its high efficiency, low power consumption, long life time, and environment friendly characteristics. Generally, LED lighting needs a driver to maintain constant current. Most popular driver is the switching converter. In the converter, there are several electrolytic capacitors. However the lifespan of the electrolytic capacitor is much shorter than LED. Therefore the lifespan of LED lighting with electrolytic capacitor is decreased. Also, LED lighting needs dimming control because of various needs and energy saving. This paper presents the dimmable single-stage PFC DCM flyback converter without electrolytic capacitor and parallel LC resonant filter for reducing 120[Hz] ripple on the output. The type 2 controller is used to maintain constant current and the analog dimming control is used. The proposed converter is verified through simulation and experimental works.

이산화 오차를 고려한 ZCP 추정방법과 고속 BLDC 센서리스 구동에 관한 연구 (A Study of the ZCP Estimation Methods considering Discretization Error and High Speed BLDC Sensorless Drive)

  • 서은정;손정원;선우명호;이우택
    • 한국자동차공학회논문집
    • /
    • 제22권1호
    • /
    • pp.95-102
    • /
    • 2014
  • This paper presents zero crossing point(ZCP) estimation methods considering discretization error for a high speed brushless DC(BLDC) motor drive. The ZCP is estimated by detecting the change of back-EMF polarity for the BLDC sensorless drive, and the discretization error exist on the estimated ZCP. The discretization error of the ZCP is a cause of the delay of a commutation timing of current and increment of a current ripple factor. Besides a delay of a ZCP estimation brings on the limitation of a speed range for the BLDC sensorless drive. The compensation method based on the error analysis with probability theory for reducing the effects of the discretization error of the ZCP is proposed. Also a ZCP estimation method according to the Back-EMF patterns is proposed to widen the speed range for the BLDC sensorless drive. The proposed methods are verified by the experiment.