• 한국통신학회논문지
• /
• 제26권6B호
• /
• pp.752-759
• /
• 2001

본 논문은 필터 뱅크의 저전력 구조와 유연성 구조를 위한 구현 방법을 제안한다. 이와 같은 특성을 갖도록 하기 위하여 블록 필터를 필터 뱅크에 사용하였다. 블록 필터를 데시메이션 필터에 적용함으로써, 블록 필터의 병렬-직렬 변화기와 다운 샘플러가 상쇄됨을 보인다. 인터폴레이션 필터에서도 마찬가지로, 업 샘플러와 블록 필터의 직렬-병렬 변환기가 상쇄되어 효율적인 구조가 만들어짐을 보인다. 더 나아가, 블록 필터를 Uniform 필터 뱅크에 적용함으로써 분석 단자 합성 단의 첫 번째 채널 필터가 모든 채널에 공유될 수 있음을 보인다. 이와 같은 공유를 통하여 계산량이 현저히 감소된 필터 뱅크를 구현할 수 있었다. 또한 블록 필터 뱅크는 필터 뱅크의 차수 변환에 따른 하드웨어의 가감이 매우 용이하여 유연성을 갖는 구조임을 보인다.

• ETRI Journal
• /
• 제31권6호
• /
• pp.770-777
• /
• 2009

We have developed a fully functional reconfigurable optical add-drop multiplexer (ROADM) switch module using a polymer integrated photonic lightwave circuit technology. The polymer variable optical attenuator (VOA) array and digital optical switch array are integrated into one polymer PLC chip and packaged to form a 10-channel VOA integrated optical switch module. Four of these optical switch modules are used in the ROADM switch module to execute 40-channel switching and power equalization. As a wavelength division multiplexer (WDM) filter device, two C-band 40-channel athermal arrayed waveguide grating WDMs are used in the ROADM module. Optical power monitoring of each channel is carried out using a 5% tap PD. A controller and firmware having the functions of a 40-channel switch and VOA control, optical power monitoring, as well as TEC temperature control, and data communication interfaces are also developed in this study.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.787-788
• /
• 2006

본 논문에서는 적응적 재구성 필터를 이용한 심전도 신호의 잡음제거 알고리즘을 개발하고 이를 임베디드 보드 상에서 구현하였다. 구현된 시스템의 검증을 위해, 제안된 알고리즘은 PC 상에서 소프트웨어만으로 구현했을 때와 적응적 재구성 필터를 소프트웨어와 FPGA 로 구현했을 때의 실행시간 및 잡음제거 성능을 비교하였다. 실험결과 FPGA 상에서 구현된 시스템은 PC 상에서 구현된 프로그램과 비교하여 동일 잡음제거 성능을 가질 때 약 5배정도의 실행시간 향상을 보였다.

• 한국정보처리학회논문지
• /
• 제5권11호
• /
• pp.2845-2854
• /
• 1998

Median 필터는 임계치 분할, 스택킹 특성, 그리고 선형 분리성에 기반하여 이진 영역에서 구현이 가능하다. 본 논문에서는 VLSI 구현에 적합한 변형 가능한 메쉬(RMESH) 구조에서 median 필터링을 위한 1차원 및 2차운 병렬 알고리즘의 성능을 평가한다. 실제로 M 레벨의 1차원 시그널 길이가 N이고 윈도우 폭이 W일 때, 메쉬 구조에서는 $O(Mw^2)$의 시간 복잡도를 갖는 반면 RMESH 구조에서의 알고리즘은 O(Mw) 시간 복잡도를 갖는다. 또한 M 레벨의 2차원 영상의 크기가 $N{\times}N$이고 원도우 크기가 $w{\times}w$라고 가정하면, 본 논문에서 제안한 $N{\times}N$ RMESH 상에서 median 필터링 알고리즘은 $N{\times}N$ 메쉬의 $O(Mw^2)$ 시간 보다 더욱 향상된 O(Mw) 시간에 계산되어진다.

• 정보처리학회논문지C
• /
• 제11C권7호
• /
• pp.951-958
• /
• 2004

초고속 인터넷 망등의 국내 인터넷의 저변확대로 인해 전자상거래, 인터넷뱅킹, 전자정부, 이메일등 의 많은 서비스와 다양한 정보의 보고로서 인터넷이 사용되고 있다. 근래에는 가상생환환경의 제공과 멀티미디어 서비스를 제공하고자 새로운 미래형 네트워크인 NGN(Next Gener-ation Network)로서 발전하고 있다. 인터넷은 원격지에서도 원하는 정보를 취득할 수 있는 장점이 있는데, 반대 급부로서 상대방의 정보를 허가없이 몰래 추출, 변조하거나 서비스를 제공하는 경쟁사의 서버를 다운시키는 등의 공격이 증대되고 있다. 2000년부터 님다(Nimda) 바이러스, 코드레드(Code Red) 바이러스, 분산서비스 거부 공격(DDoS : Distributed Denial of Service)이 인터넷 전반에 걸쳐 수행되어 네트워크의 사용을 불편하게 하며, 내부 네트워크 트래픽의 비정상적인 증가를 수반했다. 이러한 대역폭 고갈 침해공격에 대하여 네트워크의 유입점에 위치하는 게이트웨이 시스템에 기가비트 이더넷 인터페이스를 갖는 보안네트워크 카드에 재구성 가능한 하드웨어 기능을 제공 가능한 FPGA (Field Programmable Gate Arrart)상에 대역폭 재어기능인 폴리싱(Policing)을 구현한다.

• 한국산학기술학회논문지
• /
• 제18권1호
• /
• pp.21-31
• /
• 2017

본 논문에서는 Zynq SoC 플랫폼을 사용하여 노이즈 영상의 경계선 검출 및 노이즈 감소를 위한 부분 재구성 시스템을 설계한다. 실시간 1080p 영상 시퀀스의 처리를 위한 높은 연산량을 제공하기 위해 재구성이 가능한 Programmable Logic 영역을 사용하고 하드웨어 필터를 구현한다. 또한 하드웨어 필터들은 부분 재구성 가능한 영역을 활용한 자동 재구성 기능을 통해 제한된 환경의 임베디드 시스템에서 더욱 더 효과적으로 하드웨어 자원 활용을 가능하게 한다. 주어진 한계점을 넘는 잡음을 포함한 입력 영상의 경우 적응적 노이즈 제거를 위한 필터링 연산을 하드웨어에 자동 재구성하여 수행함으로써 제안된 시스템은 향상된 경계선 검출 결과를 보여 주고 있다. 제안 하는 시스템을 사용하여 영상 시퀀스의 잡음 밀도에 따라 영상 처리 필터의 bitstream이 스스로 재구성 되었을 때 경계선 검출의 정확도에 대한 결과가 향상된 것을 (14~20배 PFOM) 구현 결과에서 보여 준다. 또한, ZyCAP을 사용하여 구현 한 경우 2.1배 빠르게 부분 재구성함을 확인하였다.