• 한국항행학회논문지
• /
• 제21권4호
• /
• pp.386-393
• /
• 2017

칩을 개발하는 과정에서 설계된 칩의 검증을 위해 FPGA (field programmable gate array)를 많이 이용한다. FPGA에 다운로드 된 회로를 검증하기 위해서는 FPGA로 데이터를 입력해야 한다. PC와 외부 보드를 통한 칩과의 통신을 위한 많은 방식이 있지만 가장 간단하고 쉬운 방법은 범용 비동기화 송수신기 (UART; universal asynchronous receiver/transmitter)를 이용한 방식이다. 최근 대부분의 회로는 AMBA (advanced microcontroller bus architecture) 버스에 연결되도록 설계되어 있다. 즉, 설계된 회로를 검증하기 위해서는 UART를 거친 후에 AMBA 버스를 통해 데이터를 전달해야 한다. AMBA 버스도 최근에 버전 4.0까지 거치면서 다양한 버전이 존재하는데 간단히 테스트를 하기 위한 용도로는 APB (advanced peripheral bus)가 적합하다. 본 논문에서는 UART-to-APB 인터페이스를 위한 회로를 설계하였다. Verilog HDL을 이용하여 설계된 회로는 Altera Cyclone FPGA에서 구현되었고, 최대 380 MHz의 속도에서 동작이 가능하였다.

• 한국컴퓨터산업학회논문지
• /
• 제3권9호
• /
• pp.1235-1244
• /
• 2002

본 논문에서는 PIM-SM 멀티캐스트 그룹 통신에서 사용자의 서비스보호를 위한 그룹 키 관리 프로토콜을 제안한다. 멀티캐스트 보안의 관리 기준이 되는 서브그룹을 RP(Rendezvous-Point) 단위로 나누고, 각 RP에는 하나의 서브그룹 관리자를 두며, 각각의 서브그룹 관리자는 송신자들에게 그룹 키를 부여한다. 송신자는 자신의 그룹 키로 데이터를 RP에 전송하고, RP는 수신자를 미리 설정하여 놓은 보호채널을 통하여 확인한 후, 수신자가 원하는 서비스 송신자의 복호화 키를 보호채널을 통하여 미리 전송하여 복호화할 준비를 한다. 이후 데이터를 전송하여 수신자는 전송받은 송신자의 그룹 키를 갖고 수신된 데이터의 복호화 하는 구조를 갖는다. 그 결과, 그룹 키에 의한 데이터 변환 작업이 불필요하여 데이터 전송 시간이 단축되며, SPT로의 경로 변화에도 새로운 키 분배 없이 데이터 전송이 가능하다. 또한 PIM-SM 라우팅 구조를 다른 추가 요소 없이 그대로 사용할 수 있다는 장점을 갖게 된다.

• 한국통신학회논문지
• /
• 제42권1호
• /
• pp.268-278
• /
• 2017

본 논문에서는 동시 무선 정보 및 전력 전송 시스템에서 전송률-에너지 영역 관점에서의 근본적인 트레이드오프를 최소화하기 위해 제안되었던 새로운 수신기 구조를 기반으로 복잡도가 낮은 새로운 검출 기법들을 제안한다. 첫 번째로 에너지 하베스팅을 위한 정류된 신호로부터 얻을 수 있는 진폭 정보를 통해 유클리드 거리 기반으로 부호의 진폭을 먼저 검출한 후 기존의 정보 복호화 과정에서 얻을 수 있는 위상 정보를 통해 유클리드 거리를 기반으로 최종 부호를 검출하는 이단 검출 기법을 제안한다. 두 번째로 기존의 정보 복호화 과정을 통해 얻을 수 있는 진폭과 위상 정보를 포함한 유클리드 거리와 에너지 하베스팅을 위한 정류된 신호로부터 얻을 수 있는 진폭정보를 포함한 유클리드 거리를 결합하여 부호를 검출 할 수 있는 유클리드 거리 결합 검출 기법을 제시한다. 모의실험을 통해 부호 에러율과 부호 성공률-에너지 영역, 달성 가능한 전송률-에너지 영역 측면에서 기존의 정보 복호화 기법보다 우수한 성능을 얻음을 확인하였다.

• 한국전자파학회논문지
• /
• 제20권9호
• /
• pp.853-861
• /
• 2009

X-대역, Ku-대역, K-대역 및 Ka-대역의 신호를 수신할 수 있는 다중 대역 수신기의 구조를 제안하고 이를 구현하기 위해서 요구되는 광대역 및 높은 출력 전력 특성을 갖는 전압 제어 발진기를 설계 제작하였다. 완충단을 갖는 전압 제어 발진기는 정상 상태 조건에서 발진부의 특성이 완충단에 의해 영향을 받지 않도록 발진부의 출력 임피던스와 완충단의 입력 임피던스가 직교 교차하도록 설계하였다. 제작한 전압 제어 발진기는 튜닝 전압 $0.0{\sim}8.0\;V$에서 $14.00{\sim}15.20\;GHz$ 대역폭을 나타내었고, $12{\sim}13\;dBm$ 출력 전력 특성을 나타내어 다중 대역 수신기에서 요구하는 특성을 만족하였다.

• 한국전자파학회논문지
• /
• 제15권5호
• /
• pp.444-450
• /
• 2004

이동통신 환경에서 송신 다이버시티를 이용하는 STBC-OFDW(Space Time Block Code-Orthogonal Frequency Division Multiplexing) 시스템의 성능은 두 심볼을 전송하는 시간 동안 채널 특성이 변하지 않을 경우, MRRC (Maximal Ratio Receiver Combining)의 다이버시티 이득을 얻는다. 그러나 채널 특성이 변하게 되면 수신단에서 수신 심볼간에 서로 간섭영향을 주기 때문에 MRRC의 다이버시티 이득이 발생하지 않는다. 따라서 이동통신환경에서 송신 다이버시티를 적용한 이동체가 고속으로 이동할 경우 이러한 간섭영향에 의한 성능 감소의 영향을 줄일 수 있는 방안이 필요하다. 본 논문에서는 이동통신 환경에서 개선된 송신 다이버시티를 이용하여 STBC-OFDM 시스템의 성능을 개선시킬 수 있는 수신기 구조를 제안하였다. 제안하는 구조는 수신단에 ZF(Zero Forcing) 알고리즘을 이용한 간섭제거기를 사용하여 전송대역폭의 변화 없이 다이버시티 이득을 얻을 수 있다. 시뮬레이션 결과 도플러 주파수가 클수록 성능 개선 정도가 커지는 특징을 갖는다.

• Journal of information and communication convergence engineering
• /
• 제9권6호
• /
• pp.652-656
• /
• 2011

In this paper, a transmitter-based multipath processing and inter-channel interference (ICI) cancellation scheme for a ultra-wideband (UWB) spatial multiplexing (SM) multiple input multiple output (MIMO) system is presented. It consists of taps delayed lines and zero-forcing (ZF) filters in the transmitter and correlators in the receiver. For a UWB SM MIMO system with N transmit antennas, M receive antennas, and Q resolvable multipath components, the BER performance of a linear transmit ZF scheme is analyzed in a log-normal fading channel and also compared with that of a receiver-based ICI rejection approach. It is found that when M ${\leq}$ N, the transmit ZF processing approach outperforms the ZF receiver while making the mobile units low-cost and low-power.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.533-534
• /
• 2008

This paper presents a multi-phase ring VCO for low-cost, low-power GPS receiver. In the RF band used in GPS, L1 band is now in commercial-use and L2,L5 are predicting to be commercial-use soon. Thus Wide band PLL and Cost-effective IC solutions are required for future multi-band GPS receiver that received three types band at once. A new PLL architecture for multi-band GPS application is proposed. Ring VCO is even smaller than LC-VCO and a good alternative for low-cost solution. Proposed multi-phase ring VCO offers wide frequency range covering L1, L2, and L5 band, 20% reduction of area, 23% reduction of PLL power and can generate I/Q without extra I/Q generator.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.181-182
• /
• 2008

In this paper, an cost-effective system architecture is proposed to implement digital predistortion scheme for linearizing the PA amplifing TDD wideband signal. To make digital predistorted signal for compensating nonlinearity of PA, a dedicated ADC and a frequency-down converter are necessary. Proposed scheme is based on the TDD feature that the RF receiver frontend is idle state during the downlink signal processing time and utilize them to make the digital predistorted signal for PA.

• 전자공학회논문지A
• /
• 제33A권11호
• /
• pp.1-9
• /
• 1996

In the following paper, new architectural algorithm of clock and data recovery circuit is proposed for 622.08 Mbps optical communication receiver. New algorithm makes use of charge pump PLL using voltage controlled ring oscillator and extracts 8-channel 77.76 MHz clock signals, which are delayed by i/8 (i=1,2, ...8), to convert and recover 8-channel parallel data from 662.08 Mbps MRZ serial data. This circuit includes clock genration block to produce clock signals continuously even if input data doesn't exist. And synchronization of data and clock is doen by the method which compares 1/2 bit delayed onput data and decided dta by extracted clock signals. Thus, we can stabilize frequency and phase of clock signal even if input data is distorted or doesn't exist and simplify receiver architecture compared to traditional receiver's. Also it is possible ot realize clock extraction, data decision and conversion simulataneously. Verification of this algorithm is executed by DESIGN CENTER (version 6.1) using test models which are modelized by analog behavior modeling and digital circuit model, modified to process input frequency sufficiently, in SPICE.

• 전자공학회논문지
• /
• 제52권12호
• /
• pp.67-73
• /
• 2015

본 논문에서는 근거리 위치 기반 시스템을 위한 3 - 5 GHz IR-UWB(impulse radio-ultra wide band) RFIC를 제안한다. 수신기의 구조는 에너지 검출 방식으로 설계되었고, 고속 sampling을 하기 위해서 4 bit ADC 와 DLL(delay locked loop) 을 이용하여 equivalent-time sampling 기술을 사용하도록 설계되었다. 송신기는 저전력의 디지털 UWB impulse generator 를 설계하였다. 설계된 IR-UWB RFIC 는 CMOS $0.18{\mu}m$ 공정을 이용하여 제작되었다. 측정된 수신기의 감도는 -85.7 dBm 이며, 송신기와 수신기는 1.8 V 전원 전압에서 각각 32 mA 와 25.5 mA 의 전류를 소모한다.