• 제목/요약/키워드: Real-time 3D graphics

검색결과 139건 처리시간 0.026초

실시간 3차원 텍스춰 매핑을 위한 압축기법의 성능 비교 (Comparison of Compression Schemes for Real-Time 3D Texture Mapping)

  • 박기주;임인성
    • 한국컴퓨터그래픽스학회논문지
    • /
    • 제6권4호
    • /
    • pp.35-42
    • /
    • 2000
  • 3차원 텍스춰 매핑은 얇은 종이를 부자연스럽게 물체에 붙이는 것과는 달리 마치 원래의 재료로부터 조각을 한 것과 같은 매우 자연스러운 시각적 효과를 내는 장점이 있다. 하지만 빠른 텍스춰 매핑을 위하여 샘플링을 통하여 생성한 3차원 텍스춰를 실시간 계산을 위하여 메모리에 올리는 것은 일반적으로 텍스춰의 방대한 크기 때문에 실용적이지 못하다. 최근 [11]에서는 실용적인 실시간 3차원 텍스춰 매핑 기법을 제안하였는데 여기서는 웨이블릿에 기반한 압축 기법을 사용하여 메모리 문제를 해결하려 하였다. 이 논문에서는 이러한 압축 기반 실시간 3D 텍스춰 매핑에 사용될 수 있는 또 다른 압축 기법에 대하여 살펴보았다. 특히 벡터양자화 방법과 FXT1 방법을 3차원 텍스춰 압축에 적합하도록 확장을 하고 그 성능을 비교 분석을 하였다.

  • PDF

Multi-scale 3D Panor ama Content Augmented System using Depth-map

  • Kim, Cheeyong;Kim, Eung-Kon;Kim, Jong-Chan
    • 한국멀티미디어학회논문지
    • /
    • 제17권6호
    • /
    • pp.733-740
    • /
    • 2014
  • With the development and spread of 3D display, users can easily experience an augmented reality with 3D features. Therefore, the demand for content of an augmented reality is exponentially growing in various fields. A traditional augmented reality environment was generally created by CG(Computer Graphics) modelling production tools. However, this method takes too much time and efforts to create an augmented environment. To create an augmented environment similar to the real world, everything in the real world should be measured, gone through modeling, and located in an augmented environment. But the time and efforts spent in the creation don't produce the same environment as the real world, making it hard for users to feel the sense of reality. In this study, multi-scale 3D panorama content augmented system is suggested by using a depth-map. By finding matching features from images to add 3D features to an augmented environment, a depth-map is derived and embodied as panorama, producing high-quality augmented content system with a sense of reality. With this study, limits of 2D panorama technologies will be overcome and a sense of reality and immersion will be provided to users with a natural navigation.

NeRF, PBD 및 병렬 리샘플링을 결합한 실시간 3D 볼륨 변형체 시각화 (Real-Time 3D Volume Deformation and Visualization by Integrating NeRF, PBD, and Parallel Resampling)

  • 권상민;전소진;박준이;김다솔;계희원
    • 한국컴퓨터그래픽스학회논문지
    • /
    • 제30권3호
    • /
    • pp.189-198
    • /
    • 2024
  • 딥러닝 기반 모델과 물리 시뮬레이션을 결합한 연구는 의료 분야에서 중요한 발전을 이루고 있다. 이는 의료영상 데이터에서 필요한 정보를 추출하고, 물리적 법칙을 기반으로 골격 및 연조직의 변형에 대한 빠르고 정확한 예측을 가능하게 한다. 본 연구는 신경 방사 필드(NeRF), 위치 기반 동역학(PBD), 병렬 리샘플링을 융합하여 3D 볼륨데이터를 쉽게 생성하고 실시간으로 변형 및 시각화하는 시스템을 제안한다. NeRF는 2D 이미지와 카메라 좌표 정보를 사용해 고해상도 3D 볼륨 데이터를 생성하며, PBD는 물리 기반 시뮬레이션으로 획득한 데이터에 대한 실시간 변형과 상호작용을 가능하게 한다. 병렬 리샘플링은 사면체 메쉬와 GPU 병렬 처리를 통해 렌더링 효율성을 높인다. 이 시스템은 광선투사방식으로 렌더링 되어 빠른 실시간 시각화를 제공하며, 비싼 장비 없이 간단하게 3D 데이터를 생성하고 변형할 수 있어 공학, 교육, 의료 등 다양한 분야에서의 활용 가능성을 보여준다.

3D 그래픽 Geometry Engine을 위한 부동소수점 연산기의 설계 (Design of a Floating Point Unit for 3D Graphics Geometry Engine)

  • 김명환;오민석;이광엽;김원종;조한진
    • 대한전자공학회논문지SD
    • /
    • 제42권10호
    • /
    • pp.55-64
    • /
    • 2005
  • 본 논문에서는 실시간 3D 가속을 효과적으로 하기 위해 기하학 처리 과정에 적합한 부동 소수점 연산기를 설계하였다. 설계한 부동 소수점 연산기는 IEEE-754 단정도 형식을 지원하도록 하여 기하학 처리에 적합하게 하였고 설계한 부동 소수점 연산기는 Xilinx-Vertex2에서 부동소수점 덧셈/곱셈기는 100 MHz, 부동소수점 NR 역수 계산기는 120 MHz, 부동 소수점 멱승기는 200 MHz, 부동 소수점 역 제곱근 연산기는 120 MHz의 동작 주파수를 각각 확인 하였다. 또한 설계된 부동소수점 연산기를 이용해 실제 기하학 프로세서를 구현하여 실제 3B 데이터 처리를 확인하였다.

Fast Generation Methods for Computer-Generated Hologram Using a Modified Recursive Addition Algorithm

  • Choi, Hyun-Jun
    • Journal of information and communication convergence engineering
    • /
    • 제11권4호
    • /
    • pp.282-287
    • /
    • 2013
  • A real-time digital holographic display is the core technology for the next-generation 3DTV. Holographic display requires a considerably large amount of calculation. If generating a large number of digital holograms is intended, the amount of calculation and the time required increase exponentially. This is a significant obstacle in a real-time hologram service. This paper proposes an algorithm that increases the speed of generating a Fresnel hologram by using a recursive addition operation covering the entire coordinate array of a digital hologram. The 3D object designed to calculate the digital hologram uses a depth-map image produced by computer graphics. The proposed algorithm is a technique that performs the computer-generated holography (CGH) operation with only recursive addition of all of the hologram's coordinates by analyzing the regularity between the 3D object and the digital hologram coordinates. The experimental results show that the proposed algorithm increases the operation speed by 70% over the technique using the conventional CGH equation and by more than 30% over the previously proposed recursive technique.

SDR 시스템에서 GPU를 사용한 Lattice Reduction-aided 검출기 구현 (Implementation of Lattice Reduction-aided Detector using GPU on SDR System)

  • 김태현;이현석;최승원
    • 디지털산업정보학회논문지
    • /
    • 제7권3호
    • /
    • pp.55-61
    • /
    • 2011
  • This paper presents an implementation of Lattice Reduction (LR)-aided detector for Multiple-Input Multiple-Output (MIMO) system using Graphics Processing Unit (GPU). GPU is a parallel processor which has a number of Arithmetic Logic Units (ALUs), thus, it can minimize the operation time of LR algorithm through the parallelization using multiple threads in the GPU. Through the implemented LR-aided detector, we verify that the LR-aided detector operates a lot faster than Maximum Likelihood (ML) detector. The implemented LR-aided detector has been applied to WiMAX system to show the feasibility of its real-time processing. In addition, we demonstrate that the processing time can be reduced at the cost of 3dB SNR loss by limiting the repeating loop in Lenstra-Lenstra-Lovasz (LLL) algorithm which is frequently used in LR-aided detector.

내장형 3D 그래픽 가속을 위한 부동소수점 Geometry 프로세서 설계 (A Design of Floating-Point Geometry Processor for Embedded 3D Graphics Acceleration)

  • 남기훈;하진석;곽재창;이광엽
    • 대한전자공학회논문지SD
    • /
    • 제43권2호
    • /
    • pp.24-33
    • /
    • 2006
  • 본 논문에서는 휴대용 정보기기 시스템에서 더욱 향상된 실시간 3D 그래픽 가속 능력을 갖는 SoC 구현을 위해 효과적인 3D 그래픽 Geometry 처리 IP 구조를 연구하였다. 이를 기반으로 3D 그래픽 Geometry 처리 과정에 필요한 부동소수점 연산기를 설계하였으며, 내장형 3D 그래픽 국제 표준인 OpenGL-ES를 지원하는 부동소수점 Geometry 프로세서를 설계하였다. 설계된 Geometry 프로세서는 Xilinx-Vertex2 FPGA에서 160k gate의 면적으로 구현되었으며, 80 MHz의 동작주파수 환경에서 실제 3D 그래픽 데이터를 이용하여 Geometry 처리 과정의 성능 측정 실험을 하였다. 실험 결과 80 MHz의 동작주파수에서 초당 1.5M 개의 폴리곤 처리 성능이 확인되었으며, 이는 타 3D 그래픽 가속 프로세서에 비하여 평균 2배 이상의 Geometry 처리 성능이다. 본 지오메트리 프로세서는 Hynix 0.25um CMOS 공정에 의한 측정결과 83.6mW의 소모전력을 나타낸다.

영상처리 가속을 위한 CGRA compilation 속도 향상 (CGRA Compilation Boost up for Acceleration of Graphics)

  • 김원섭;최윤서;김재현
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송공학회 2014년도 하계학술대회
    • /
    • pp.166-168
    • /
    • 2014
  • Coarse-grained reconfigurable architectures (CGRAs) present a potential of high compute throughput with energy efficiency. A CGRA consists of an array of functional units (FU), which communicate with each other through an interconnect network containing transmission nodes and register files. To achieve high performance from the software solutions mapped onto CGRAs, modulo scheduling of loops is generally employed. One of the key challenges in modulo scheduling for CGRAs is to explicitly handle routings of operands from a source to a destination operations through various routing resources. Existing modulo schedulers for CGRAs are slow because finding a valid routing is generally a searching problem over a large space, even with the guidance of well-defined cost metrics. Applications in traditional embedded multimedia domains are regarded relatively tolerant to a slow compile time in exchange of a high quality solution. However, many rapidly growing domains of applications, such as 3D graphics, require a fast compilation. Entrances of CGRAs to these domains have been blocked mainly due to its long compile time. We attack this problem by utilizing patternized routes, for which resources and time slots for a success can be estimated in advance when a source operation is placed. By conservatively reserving predefined resources at predefined time slots, future routings originated from the source operation are guaranteed. Experiments on a real-world 3D graphics benchmark suite show that our scheduler improves the compile time up to 6000 times while achieving average 70% throughputs of the state-of-art CGRA modulo scheduler, edge-centric modulo scheduler (EMS).

  • PDF

SoC 플랫폼 기반 모바일용 3차원 그래픽 Hardwired T&L Accelerator 구현 (Implementation of a 3D Graphics Hardwired T&L Accelerator based on a SoC Platform for a Mobile System)

  • 이광엽;구용서
    • 대한전자공학회논문지SD
    • /
    • 제44권9호
    • /
    • pp.59-70
    • /
    • 2007
  • 본 논문에서는 휴대 정보기기 시스템에서 더욱 향상된 실시간 3D 그래픽 가속 능력을 갖는 SoC(System on a Chip) 구현을 위해 효과적인 T&L(Transform & Lighting) Processor 구조를 연구하였다. T&L 과정에 필요한 IP들을 설계하였으며, 이를 바탕으로 SoC Platform 기반으로 검증하였다. 설계된 T&L Processor는 24 bits 부동소수점 형식과 16 bits 고정소수점 형식을 적절하게 혼용하고 계산식의 병렬성을 최대한 활용하여 Transform 과정 연산과 Lighting 과정 연산의 지연시간을 균일하게 배분하여 Transform 과정만 처리할 때와 Lighting과 혼용으로 처리할 때 연산 속도의 차이가 없이 동작이 가능하다. 설계된 T&L Processor는 SoC 플랫폼을 이용하여 성능 측정 실험 및 검증을 하였고, Xilinx-Virtex4 FPGA에서 80 MHz의 동작 주파수를 확인하였고 초당 20M개의 정점(Vertex) 처리 성능을 확인하였다.

실시간 환경 센서 데이터의 3차원 시각화 시스템 설계 및 구현 (Design and Implementation of 3D Visualization System for Real-time Environmental Sensor Data)

  • 김경옥;반경진;류남훈;김응곤
    • 한국콘텐츠학회:학술대회논문집
    • /
    • 한국콘텐츠학회 2007년도 추계 종합학술대회 논문집
    • /
    • pp.783-787
    • /
    • 2007
  • 이전에는 문자기반 인터페이스만으로도 데이터의 분석이 충분했지만 오늘날의 사용자들은 그래픽인터페이스에 익숙해져 있으며, 사용자 인터페이스에 대한 요구사항은 갈수록 증가하고 있는 추세이다. 그러나 사용자들의 다양한 욕구를 충족시킬 수 있는 인터페이스를 디자인하는 일은 소프트웨어 개발자의 기술만으로는 부족하기에 전문 디자이너가 필요하지만 이런 모든 기능을 갖춘 인터페이스를 개발하기 위해 디자이너와 개발자가 공동으로 작업하는 데는 많은 제약이 따른다. 또한 3차원 형태의 그래프 및 애니메이션 기법 등을 활용한 사용자 인터페이스의 개발은 개발비용의 증가를 초래하게 된다. 본 논문에서는 디자이너와 개발자의 공동 작업이 가능하며 2차원 및 3차원 형태의 그래프, 애니메이션, 소리 등 다양한 멀티미디어 기능의 구현이 가능한 WPF(Windows Presentation Foundation)를 활용하여 각종 환경 센서 및 계측장비로부터 얻은 실시간 데이터의 3차원 시각화 시스템을 설계하고 구현하였다.

  • PDF