• 한국재료학회지
• /
• 제21권5호
• /
• pp.243-249
• /
• 2011

To reduce manufacturing costs of crystalline silicon solar cells, silicon wafers have become thinner. In relation to this, the properties of the aluminium-back surface field (Al-BSF) are considered an important factor in solar cell performance. Generally, screen-printing and a rapid thermal process (RTP) are utilized together to form the Al-BSF. This study evaluates Al-BSF formation on a (111) textured back surface compared with a (100) flat back surface with variation of ramp up rates from 18 to $89^{\circ}C$/s for the RTP annealing conditions. To make different back surface morphologies, one side texturing using a silicon nitride film and double side texturing were carried out. After aluminium screen-printing, Al-BSF formed according to the RTP annealing conditions. A metal etching process in hydrochloric acid solution was carried out to assess the quality of Al-BSF. Saturation currents were calculated by using quasi-steady-state photoconductance. The surface morphologies observed by scanning electron microscopy and a non-contacting optical profiler. Also, sheet resistances and bulk carrier concentration were measured by a 4-point probe and hall measurement system. From the results, a faster ramp up during Al-BSF formation yielded better quality than a slower ramp up process due to temperature uniformity of silicon and the aluminium surface. Also, in the Al-BSF formation process, the (111) textured back surface is significantly affected by the ramp up rates compared with the (100) flat back surface.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
• /
• pp.97-97
• /
• 2013

Recently, Cu2ZnSn(S,Se)4 (CZTSS), which is one of the In- and Ga- free absorber materials, has been attracted considerable attention as a new candidate for use as an absorber material in thin film solar cells. The CZTSS-based absorber material has outstanding characteristics such as band gap energy of 1.0 eV to 1.5 eV, high absorption coefficient on the order of 104 cm-1, and high theoretical conversion efficiency of 32.2% in thin film solar cells. Despite these promising characteristics, research into CZTSS based thin film solar cells is still incomprehensive and related reports are quite few compared to those for CIGS thin film solar cells, which show high efficiency of over 20%. I will briefly overview the recent technological development of CZTSS thin film solar cells and then introduce our research results mainly related to sputter based process. CZTSS thin film solar cells are prepared by sulfurization of stacked both metallic and sulfide precursors. Sulfurization process was performed in both furnace annealing system and rapid thermal processing system using S powder as well as 5% diluted H2S gas source at various annealing temperatures ranging from $520^{\circ}C$ to $580^{\circ}C$. Structural, optical, microstructural, and electrical properties of absorber layers were characterized using XRD, SEM, TEM, UV-Vis spectroscopy, Hall-measurement, TRPL, etc. The effects of processing parameters, such as composition ratio, sulfurization pressure, and sulfurization temperature on the properties of CZTSS absorber layers will be discussed in detail. CZTSS thin film solar cell fabricated using metallic precursors shows maximum cell efficiency of 6.9% with Jsc of 25.2 mA/cm2, Voc of 469 mV, and fill factor of 59.1% and CZTS thin film solar cell using sulfide precursors shows that of 4.5% with Jsc of 19.8 mA/cm2, Voc of 492 mV, and fill factor of 46.2%. In addition, other research activities in our lab related to the formation of CZTS absorber layers using solution based processes such as electro-deposition, chemical solution deposition, nano-particle formation will be introduced briefly.

• 한국재료학회지
• /
• 제8권6호
• /
• pp.484-492
• /
• 1998

단결정 Si기판위의 Co/Ti 이중층으로부터 형성된 Co 실리사이드의 에피텍셜 성장기구에 대하여 조사하였다. 실리사이드화 과정중 Ti원자들이 저온상의 CoSi결정구조의 tetrahedral site들을 미리 점유해 있음으로 인하여, $CoSi_{2}$ 결정구조로 바뀌는 과정에서 Si원자들이 나중에 제위치를 차지하기 어렵게 되는 효과 때문이다. 그리고 Ti중간층은 반응의 초기단계에 Co-Ti-O 삼원계 화합물을 형성하는데, 이 화합물은 실리사이드화 과정중 반응 제어층으로 작용하여 에피텍셜 실리사이드 형성에 중요한 역할을 한다. 최종 열처리 층구조 Ti oxide/Co-Ti-Si/epi/$Cosi_{2}$(100) Si 이었다.

• 한국전자통신학회논문지
• /
• 제14권3호
• /
• pp.497-504
• /
• 2019

본 연구에서는 고주파 마그네트론 스퍼터링 법을 이용하여 $HfO_2$ 박막을 제작하고, 질소 분위기에서 급속 열처리 온도에 따른 $HfO_2$ 박막의 구조적 및 광학적 특성을 조사하였다. XRD 측정을 통해 열처리 유무에 상관없이 $HfO_2$ 박막은 다결정 구조를 가짐을 확인할 수 있었고, 열처리 온도가 증가함에 따라 반가폭은 감소하는 추세를 나타내었다. 박막의 표면을 AFM 으로 조사한 결과, $600^{\circ}C$ 에서 열처리한 박막의 표면 거칠기가 3.454 nm 로 가장 작은 값을 나타내었다. 모든 $HfO_2$ 박막들은 가시광 영역에서 약 80% 정도의 투과도를 나타내었다. 또한 투과도와 반사도로부터 구한 굴절률과 셀마이어 분산 관계로부터, 파장에 따른 $HfO_2$ 의 굴절률을 예측할 수 있었다. $600^{\circ}C$ 에서 열처리 한 $HfO_2$ 박막이 2.0223 (${\lambda}=632nm$) 의 높은 굴절률과 0.963 의 높은 우수한 충진율을 나타내었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제1권4호
• /
• pp.202-208
• /
• 2001

In Recent results suggested that doping $Ta_2O_5$ with a small amount of $TiO_2$ using standard ceramic processing techniques can increase the dielectric constant of $Ta_2O_5$ significantly. In this paper, this concept is studied using RTCVD (Rapid Thermal Chemical Vapor Deposition). Ti-doped $Ta_2O_5$ films are deposited using $TaC_{12}H_{30}O_5N$, $C_8H_{24}N_4Ti$, and $O_2$ on both Si and $NH_3$-nitrided Si substrates. An $NH_3$-based interface layer at the Si surface is used to prevent interfacial oxidation during the CVD process and post deposition annealing is performed in $H_2/O_2$ ambient to improve film quality and reduce leakage current. A sputtered TiN layer is used as a diffusion barrier between the Al gate electrode and the $TaTi_xO_y$ dielectric. XPS analyses confirm the formation of a ($Ta_2O_5)_{1-x}(TiO_2)_x$ composite oxide. A high quality $TaTi_xO_y$ gate stack with EOT (Equivalent Oxide Thickness) of $7{\AA}$ and leakage current $Jg=O.5A/textrm{cm}^2$ @ Vg=-1.0V has been achieved. We have also succeeded in forming a $TaTi_x/O_y$ composite oxide by rapid thermal oxidation of the as-deposited CVD TaTi films. The electrical properties and Jg-EOT characteristics of these composite oxides are remarkably similar to that of RTCVD $Ta_2O_5, suggesting that the dielectric constant of $Ta_2O_5$ is not affected by the addition of $TiO_2$.

• 한국산학기술학회논문지
• /
• 제8권1호
• /
• pp.25-32
• /
• 2007

코발트 니켈 합금형 실리사이드 공정에서 단결정실리콘과 다결정실리콘 기판에 자연산화막이 있는 경우 나노급 두께의 코발트 니켈 합금 금속을 증착하고 실리사이드화하는 경우의 반응 안정성을 확인하였다. 4인치 P-type(100)Si 기판 전면에 poly silicon을 입힌 기판과 single silicon 상태의 두 종류 기판을 준비하고 두께 4 nm의 자연산화막이 있는 상태에서 10 nm 코발트 니켈 합금을 니켈의 상대조성을 $10{\sim}90%$로 달리하며 열증착하였다. 통상의 600, 700, 800, 900, 1000, $1100^{\circ}C$ 각 온도에서 실리사이드화 열처리를 시행 후 잔류 합금층을 제거하고, XRD(X-ray diffraction)및 FE-SEM(Field emission scanning electron microscopy), AES(Auger electron spectroscopy)를 사용하여 실리사이드가 생겼는지 확인하였다. 마이크로라만 분석기로 실리사이드 반응시의 실리콘 층의 잔류 스트레스도 확인하였다. 자연산화막이 존재하는 경우 실리사이드 반응이 진행되지 않았고, 폴리실리콘 기판과 고온에서는 금속과 산화층의 반응잔류물이 생성되었다. 단결정 기판의 고온열처리에서는 실리사이드 반응이 없더라도 핀홀이 발생할 수 있는 정도의 열스트레스가 존재하였다. 코발트 니켈 복합실리사이드 공정에서는 자연산화막을 제거하는 공정이 필수적이었다.

• 한국산학기술학회논문지
• /
• 제9권1호
• /
• pp.16-22
• /
• 2008

10nm Ni/30 nm와 70nm poly Si/200nm $SiO_2/Si(100)$ 구조로부터 니켈실리사이드의 열적안정성을 연구하기 위해서 쾌속열처리기를 이용하여 실리사이드화 온도 $300{\sim}1100^{\circ}C$에서 40초간 열처리하여 실리사이드를 제조하였다. 준비된 실리사이드의 면저항값 변화, 미세구조, 상 분석, 표면조도 변화를 각각 사점면저항측정기, FE-SEM, TEM, HRXRD, SPM을 활용하여 확인하였다. 30 nm 다결정실리콘 기판 위에 형성된 실리사이드는 $900^{\circ}C$까지 열적안정성이 있었다. 반면에 70 nm 다결정실리콘 기판 위에 형성된 실리사이드는 기존연구결과와 동일한 $700^{\circ}C$ 이상에서 고저항상인 $NiSi_2$로 상변화 하였다. HRXRD로 확인한 결과, 30 nm 두께의 기판 위에 니켈실리사이드는 $900^{\circ}C$ 고온에서도 NiSi상이 유지되다가 $1000^{\circ}C$에서 $NiSi_2$로 상변화 하였다. FE-SEM 과 TEM 관찰결과, 30 nm 두께의 다결정실리콘 기판에서는 $700^{\circ}C$의 저온처리에는 잔류 다결정실리콘 없이 매우 균일하고 평탄한 40 nm의 NiSi가 형성되었고, $1000^{\circ}C$에는 선폭 $1.0{\mu}m$급의 미로형 응집상이 생성됨을 확인하였다. 70 nm 두께의 다결정실리콘 기판에서는 불균일한 실리 사이드 형성과 잔류 다결정실리콘이 존재하였다. SPM결과에서 전체 실험구간에서의 RMS 표면조도 값도 17nm 이하로 CMOS공정의 FUSI게이트 적용의 가능성을 보여주었다. 다결정실리콘 게이트의 높이를 감소시키면 니켈실리사이드는 상안정화가 용이하며 저저항구간을 넓힐 수 있는 장점이 있었다.

• 한국재료학회지
• /
• 제19권2호
• /
• pp.90-94
• /
• 2009

The development of low-k materials is essential for modern semiconductor processes to reduce the cross-talk, signal delay and capacitance between multiple layers. The effect of the $CH_4$ concentration on the formation of SiOC(-H) films and their dielectric characteristics were investigated. SiOC(-H) thin films were deposited on Si(100)/$SiO_2$/Ti/Pt substrates by plasma-enhanced chemical vapor deposition (PECVD) with $SiH_4$, $CO_2$ and $CH_4$ gas mixtures. After the deposition, the SiOC(-H) thin films were annealed in an Ar atmosphere using rapid thermal annealing (RTA) for 30min. The electrical properties of the SiOC(-H) films were then measured using an impedance analyzer. The dielectric constant decreased as the $CH_4$ concentration of low-k SiOC(-H) thin film increased. The decrease in the dielectric constant was explained in terms of the decrease of the ionic polarization due to the increase of the relative carbon content. The spectrum via Fourier transform infrared (FT-IR) spectroscopy showed a variety of bonding configurations, including Si-O-Si, H-Si-O, Si-$(CH_3)_2$, Si-$CH_3$ and $CH_x$ in the absorbance mode over the range from 650 to $4000\;cm^{-1}$. The results showed that dielectric properties with different $CH_4$ concentrations are closely related to the (Si-$CH_3$)/[(Si-$CH_3$)+(Si-O)] ratio.

• 마이크로전자및패키징학회지
• /
• 제21권4호
• /
• pp.45-49
• /
• 2014

본 연구에서는 낮은 비용과 간단한 공정의 장점을 가지고 있는 저온수열합성법을 이용하여 r-plane (1-102) sapphire 기판 위에 non-polar a-plane ZnO 박막을 성장하였다. 일반적으로 nanorod 형태의 ZnO를 성장시키는 특성을 보이는 Hexamethylenetetramine (HMT)와 2D layer 형태의 ZnO를 성장특성을 보이는 것으로 알려진 sodium citrate, 두 가지 전구체를 동시에 첨가하여 성장 하였을 때 몰 농도의 변화에 따른 ZnO 성장 특성을 비교해 보았다. ZnO 구조체의 형태와 특성 변화에 대하여 field emission scanning electron microscope (FE-SEM), high resolution X-ray diffraction(HRXRD)을 이용하여 분석을 진행하였다. 결과적으로, 두 가지의 용액의 특정 몰 농도일 때 r-plane (1-102) sapphire 기판 위에서 non polar a-plane (11-20) ZnO 구조체가 성장 될 수 있음을 확인 하였다. 이는 첨가제 조건에 의하여 c축 성장을 억제시키고, 측면 성장을 촉진시키는 반응에 의한 것으로 생각된다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 하계학술대회 논문집
• /
• pp.350-353
• /
• 2002

High voltage SiC Schottky barrier diodes with field plate structure have been fabricated and characterized. N-type 4H-SiC wafer with an epilayer of ∼10$\^$15/㎤ doping level was used as a starting material. Various Schottky metals such as Ni, Pt, Ta, Ti were sputtered and thermally-evaporated on the low-doped epilayer. Ohmic contact was formed at the backside of the SiC wafer by annealing at 950$^{\circ}C$ for 90 sec in argon using rapid thermal annealer. Field oxide of 550${\AA}$ in thickness was formed by a wet oxidation process at l150$^{\circ}C$ for 3h and subsequently heat-treated at l150$^{\circ}C$ for 30 min in argon for improving oxide quality. The turn-on voltages of the Ni/4H-SiC Schottky diode was 1.6V which was much higher than those of Pt(1.0V), Ta(0.7V) and Ti(0.7). The voltage drop was measured at the current density of 100A/$\textrm{cm}^2$ showing 2.1V for Ni Schottky diode, 1.45V for Pt 1.35V, for Ta, and 1.25V for Ti, respectively. The maximum reverse breakdown voltage was measured 1100V in the file plated Schottky diodes with 101an thick epilayer.