• 정보보호학회논문지
• /
• 제26권5호
• /
• pp.1089-1097
• /
• 2016

RSA 시스템에서 암 복호문 이외의 부가 정보가 주어졌을 때 개인키를 알아내는 것은 소인수분해보다 더 쉬울 수 있음이 잘 알려져 있다. 예를 들어, Coppersmith는 RSA 시스템을 구성하는 소수 중 하나의 최상위 또는 최하위 비트의 절반 이상이 주어지면 RSA 모듈러스가 다항식 시간 안에 인수분해될 수 있음을 보였다. 또한 Henecka 등은(p, q, d, $d_p$, $d_q$) 형태의 RSA 개인키 비트 중 23.7%에 해당하는 비트에 에러가 삽입되더라도 원래의 RSA 개인키를 복구할 수 있는 알고리즘을 제안하였고, 이를 위해 후보 키 비트와 에러가 삽입된 RSA 개인키 비트 사이의 서로 매칭이 되는 비트들의 개수를 사용할 것을 제안하였다. 본 논문에서는 Henecka 등의 방법을 확장하여, 후보 키 비트와 에러가 삽입된 개인키 비트 사이의 일치되는 정도를 보여주는 좀 더 일반화된 확률 측도의 사용과 이 측도를 사용한 RSA 개인키 복구 알고리즘을 제시한다.

• 정보보호학회논문지
• /
• 제12권5호
• /
• pp.95-105
• /
• 2002

본 논문에서는 공개키 암호 시스템에서 인증, 키 교환 및 전자 서명을 위해 사용되는 RSA 공개키 암호 알고리즘의 효율적인 하드웨어 구현 방법에 대해 기술하였다. RSA 공개키 알고리즘은 모듈러 멱승 연산에 의해 계산되어지며, 모듈러 멱승 연산은 반복적인 모듈러 곱셈 연산을 필요로 한다. 모듈러 곱셈 구현을 위한 많은 알고리즘 중, 하드웨어 구현의 효율성 때문에 Montgomery 알고리즘이 많이 사용되어지고 있다. 지금까지 몽고메리 알고리즘을 이용하여 고성능의 RSA 암호회로를 설계하는 연구는 많이 수행되어 왔으나, 대부분의 연구가 시스템의 고성능을 위한 연산 시간의 감소에 중점을 두고있다. 하드웨어 구현에 제한이 있는 시스템에서 하드웨어 설계 시 가장 고려해야 할 사항은 시스템의 성능과 면적을 고려한 설계이다. 이러한 이유로, 본 논문에서는 기존의 Montgomery 알고리즘을 저면적 회로에 적합한 구조로 개선하였으며, 개선된 알고리즘을 이용하여 ETRI에서 개발한 스마트 카드용 에뮬레이팅 시스템인 IESA 시스템에 적용하여 검증하였다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제2권2호
• /
• pp.83-92
• /
• 2013

RSA-CRT는 RSA전자서명 알고리즘의 고속화 구현을 위해 가장 많이 사용되고 있는 알고리즘으로, 스마트디바이스에 사용되는 RSA-CRT 알고리즘의 물리적 취약성 검증을 위해 CRT의 각 단계 연산에서 다양한 부채널 분석 이론이 발표되어 왔다. 본 논문에서는 RSA-CRT 구현에 사용되는 뺄셈연산의 이벤트 정보를 활용하여 RSA-CRT의 reduction알고리즘을 분석하는 새로운 SAED(Subtraction algorithm Analysis on Equidistant Data)분석 방법을 제안한다. SAED분석 방법은 알고리즘에 의존한 전력 변화를 이용한 분석 방법이며, 뺄셈 연산을 차분전력분석 방법으로 분석하여 키를 찾아낸다. 본 논문은 SAED분석 방법의 이론적인 합리성을 증명하고, 실험적으로 기존의 분석 방법보다 향상된 결과를 가짐을 보인다. 실험 결과 256개의 파형만으로 하나의 바이트를 분석해 낼 수 있어, 기존 논문보다 효율적인 분석 방법임을 확인 할 수 있었다.

• 전자공학회논문지CI
• /
• 제48권2호
• /
• pp.117-126
• /
• 2011

RSA-CRT알고리즘은 RSA알고리즘의 성능 향상을 위해 널리 쓰이고 있다. 하지만 일반적인 RSA 알고리즘처럼 CRT 버전의 RSA 또한 부채널 분석에 취약함이 알려져 왔다. 그 중 Boer등이 제안한 전력 분석 방법은 등간격 선택 전력 평문을 이용하여 CRT 알고리즘의 reduction단계를 분석하는 방법으로, 등간격 선택 평문 전력 분석 방법(Equidistant Chosen Messages Power Analysis, ECMPA)또는 MRED(Modular reduction on Equidistant data)분석 방법으로 알려져 있다. 이 방법은 등간격 선택 평문을 이용하여 입력 평문과 동일한 간격을 가지는 reduction 결과 값, r=xmodp 을 찾는 방법으로, r의 노출에 의해 RSA의 비밀 소수 p가 계산 될 수 있다. 본 논문에서의 실험 결과, 이론 적으로만 알려져 있던 reduction 단계의 분석 결과가 기존 논문의 예상과는 다른 결과를 가짐을 확인하였다. 본 논문에서는 선택 bit에 의존한 Ghost key의 패턴과, reduction 알고리즘의 연산 과정에서 발생하는 Ghost key가 존재함을 이론적 및 실험적으로 증명하였다. 따라서 본 논문은 기존에 알려지지 않은 Ghost key의 특징에 대하여 논하며, 향상되고, 구체적인 공격 방법을 제안한다.

• 정보보호학회논문지
• /
• 제25권5호
• /
• pp.985-991
• /
• 2015

정보보호용 임베디드 장치에 RSA 암호 알고리듬을 구현하여 연산을 수행할 경우, 동작 과정에서 발생하는 부채널 누설 정보에 의해 비밀 키가 노출될 가능성이 있다. 여러 부채널 공격 중에서 RSA 알고리듬을 수행하면서 발생한 하나의 전력 파형에서 전력 충돌 쌍을 찾아 공격하는 충돌 전력 분석 공격이 매우 위협적인 것으로 알려져 있다. 최근 이 공격에 대한 대응책으로 윈도우 기법에 기반하여 블라인딩과 지수 분할 기법을 적용한 RSA 멱승 알고리듬이 제안되었다. 본 논문에서는 윈도우 크기가 2일 때를 기준으로 이 대응책의 공격 복잡도가 $2^{98}$이라는 원 논문의 주장과 달리 $2^{53}$의 복잡도를 제공한다는 점을 밝히고자 한다.

• 정보보호학회논문지
• /
• 제31권1호
• /
• pp.1-9
• /
• 2021

본 논문은 RSA 복호화 과정에서 발생한 전력 신호로부터 암호연산을 예측하는 과정을 주파수 분석과 K-means 알고리즘을 이용하여 자동화하는 것을 제안한다. RSA 복호화 과정은 제곱 연산과 곱셈 연산으로 나뉘며, 시간에 따른 연산의 종류를 예측하게 되면, RSA 암호의 키(key)값을 알 수 있게 된다. 본 논문은 복호화 과정에서 발생한 전력 파형을 2차원 주파수 신호로 변환한 후, K-means algorithm을 이용하여 연산의 종류에 따라 주파수 벡터를 분류하였다. 이후, 이러한 분류된 주파수 벡터를 이용하여 연산의 종류를 예측한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(1)
• /
• pp.337-340
• /
• 2001

This paper presented a new structure of RSA cryptosystem using modified Montgomery algorithm and CSA(Carry Save Adder) tree. Montgomery algorithm was modified to a radix-4 modified Booth algorithm. By appling radix-4 modified Booth algorithm and CSA tree to modular multiplication, a clock cycle for modular multiplication has been reduced to (n＋3)/2 and carry propagation has been removed from the cell structure of modular multiplier. That is, the connection efficiency of full adders is enhanced.

• 정보보호학회논문지
• /
• 제19권6호
• /
• pp.63-70
• /
• 2009

최근의 연구는 RSA와 같은 암호 시스템에서 멱승 알고리즘을 구현할 경우 물리적 공격에 취약하여 비밀 키를 노출할 수 있음을 보이고 있다. 특히, Schmidt와 Hurbst는 RSA 이진 멱승(binary exponentiation) 실행시 수행하는 제곱(squaring) 연산을 건너뛰게 하여 얻은 오류 서명값을 이용하여 비밀 키를 얻을 수 있음을 실험적으로 보였다. 본 논문에서는 Schmidt와 Hurbst의 공격 가정에 기반하여 곱셈(multiplication) 연산이나 반복 제어문 연산을 건너뛰어 비밀 키를 공격하는 방법을 제안한다. 또한, 반복 제어문을 건너뛰는 오류 공격을 확장하여 단순 전력 분석 공격(simple power analysis)공격에 대응하기 위해 제안된 몽고메리(Montgomery ladder) 멱승 알고리즘도 공격할 수 있음을 보인다.

• 정보보호학회논문지
• /
• 제10권3호
• /
• pp.3-10
• /
• 2000

In this paper we propose a bit-sliced modular multiplication algorithm and a bit-sliced modular multiplier design meeting the increasing crypto-key size for RSA public key cryptosystem. The proposed bit-sliced modular multiplication algorithm was designed by modifying the Montgomery's algorithm. The bit-sliced modular multiplier is easy to expand to process large size operands and can be immediately applied to RSA public key cryptosystem.

• 정보처리학회논문지C
• /
• 제8C권1호
• /
• pp.32-40
• /
• 2001

본 논문에서는 기존의 Montgomery 알고리듬을 개선한 고속 모듈러 곱셈 알고리듬을 제안하고, 이를 기본으로 하여 디지털 서명에 적용 가능한 1024비트 RSA 암호 시스템의 설계 및 구현에 관하여 기술한다. 제안된 방법은 부분합 계산시 단지 1번지의 덧셈 연산이 필요하지만, 기존 Montgomery 알고리듬에서는 2번의 덧셈연산이 요구되므로 기존 방법에 비해 계산 속도가 빠르며, 하드웨어 면적도 매우 감소된다. 제안된 RSA 암호 시스템은 VHDL(VHSIC Hardware Description Language)을 이용하여 모델링하였고, $Synopsys^{TM}$사의 Design Analyzer를 이용하여 논리합성(Altera 10K lib. 이용)을 수행하였다. 또한, FPGA 구현을 위하여 Altera MAX+PLUS II상에서 타이밍 시뮬레이션을 수행하였다. 실험을 통하여 제안된 방법은 계산 속도가 매우 빠르며, 하드웨어 면적도 매우 감소함을 확인하였다.