• 제목/요약/키워드: RF Receiver

검색결과 480건 처리시간 0.029초

A 1.248 Gb/s - 2.918 Gb/s Low-Power Receiver for MIPI-DigRF M-PHY with a Fast Settling Fully Digital Frequency Detection Loop in 0.11 ㎛ CMOS

  • Kim, Sang-Yun;Lee, Juri;Park, Hyung-Gu;Pu, Young Gun;Lee, Jae Yong;Lee, Kang-Yoon
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제15권4호
    • /
    • pp.506-517
    • /
    • 2015
  • This paper presents a 1.248 Gb/s - 2.918 Gb/s low-power receiver MIPI-DigRF M-PHY with a fully digital frequency detection loop. MIPI-DigRF M-PHY should be operated in a very short training time which is $0.01{\mu}s$ the for HS-G2B mode. Because of this short SYNC pattern, clock and data recovery (CDR) should have extremely fast locking time. Thus, the quarter rate CDR with a fully digital frequency detection loop is proposed to implement a fast phase tracking loop. Also, a low power CDR architecture, deserializer and voltage controlled oscillator (VCO) are proposed to meet the low power requirement of MIPI-DigRF M-PHY. This chip is fabricated using a $0.11{\mu}m$ CMOS process, and the die area is $600{\mu}m{\times}250{\mu}m$. The power consumption of the receiver is 16 mW from the supply voltage of 1.1 V. The measured lock time of the CDR is less than 20 ns. The measured rms and peak jitter are $35.24ps_{p-p}$ and $4.25ps_{rms}$ respectively for HS-G2 mode.

RF Front-end를 응용한 UWB(초광대역) 수신부의 LNA와 Mixer에 대한 분석 및 설계 (Design and analysis of UWB Receiver's LNA(Low Noise Amplifier) and Mixer using RF Front-end)

  • 곽재광;고광철
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2004년도 하계종합학술대회 논문집(1)
    • /
    • pp.225-228
    • /
    • 2004
  • This paper has been studied about UWB(Ulra wide-band)'s LNA(Low Noise Amplifier) and Mixer. The UWB is a new technology that is being pursed for both commercial and military purposes. Direct conversion architectures that convert RF signals have potential to achieve such terminals, because they eliminate the need for non-programmable image-rejection filters and IF channel filters. And this architecture promises better performance in power, size, and cost than existing heterodyne - based receivers. This Receiver architectures combines low-noise amplifier, mixer. And then this paper has designed suitable UWB's LNA and Mixer.

  • PDF

직접 변환 방식의 저주파 잡음 특성 개선을 위한 RF 전치부 설계 연구 (A Design of Low Frequency Noise Figure Improvement of RF Circuit for Direct Conversion Receiver)

  • 최혁재;최진규;김태성;박도현;김형석
    • 한국정보통신설비학회:학술대회논문집
    • /
    • 한국정보통신설비학회 2009년도 정보통신설비 학술대회
    • /
    • pp.305-308
    • /
    • 2009
  • This paper presents the design and analysis of RF Front End for Wireless Heartbeat measurement System. In this work LNA, an inductor connected at the gate of the cascode transistor and capacitive cross-coupling are strategically combined to reduce the noise and the nonlinearity influences of the cascode transistors in a differential LNA. The Mixer is implemented by using the Gilbert-type configuration, cross pmos injection technique and the resonating technique for the tail capacitance. The resulting LNA achieves 1.26 dB NF, better than 1.88dB NF Typical Also Mixer resulting achieves 9.8dB at 100KHz.

  • PDF

Sensing Optimization for an Receiver Structure in Cognitive Radio Systems

  • Kang, Bub-Joo;Nam, Yoon-Seok
    • Journal of information and communication convergence engineering
    • /
    • 제9권1호
    • /
    • pp.27-31
    • /
    • 2011
  • This paper describes the optimization of spectrum sensing in terms of the throughput of a cognitive radio (CR) system. Dealing with the optimization problem of spectrum sensing, this paper evaluates the throughput of a CR system by considering such situations as the penalty time of a channel search and incumbent user (IU) detection delay caused by a missed detection of an incumbent signal. Also, this paper suggests a serial channel search scheme as the search method for a vacant channel, and derives its mean channel search time by considering the penalty time due to the false alarm of a vacant channel search. The numerical results suggest the optimum sensing time of the channel search process using the derived mean channel search time of a serial channel search in the case of a sensing hardware structure with single radio frequency (RF) path. It also demonstrates that the average throughput is improved by two separate RF paths in spite of the hardware complexity of an RF receiver.

300MHz급 NMR Transceiver 설계 및 제작 (A Study on the 300MHz NMR Transceiver)

  • 박양하;진승오;원진임;허영
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2000년도 하계학술대회 논문집 D
    • /
    • pp.3210-3212
    • /
    • 2000
  • We designed and manufactured 300MHz NMR RF Transceiver. NMR system is composed of NMR Spectrometer, Superconductive Magnet and Pulse Programmer, GUI. NMR RF Transceiver is composed of transmitter, receiver, frequency synthesizer. T/R switch, main power amp., RF coil. To phase modulation, transmitter is composed of mixer, splitter and combiner et al. To weak signal detection, receiver is composed of pre-amp., filter, mixer et al. Each module is manufactured PCB. And installed NMR system to detect chemical component of specimen. In result, we can get the information of specimen.

  • PDF

지능형 누설왜곡전파신호 측정시스템 개발 (Implementation of Intelligent Measurement System of InterModulation Distorted RF Signals)

  • 김동현;서나현;박기원;이영철
    • 한국지능시스템학회논문지
    • /
    • 제27권2호
    • /
    • pp.144-149
    • /
    • 2017
  • 본 논문에서는 650MHz에서 2,700MHz의 주파수 대역에서 우수한 동적영역과 선형성 특성을 나타내는 RF-수신기를 설계하고, 왜곡신호(누설 또는 혼변조)를 측정할 수 있는 지능형, 광대역 RF-왜곡신호 계측시스템을 구현하였다. 광대역 특성의 RF-수신모듈은 저 잡음특성과 동적영역 관계를 분석하여 RF수신단의 선형화 파라미터를 최적화시켰다. 지능형 디지털-왜곡(혼변조) 측정시스템에서는 측정하려는 왜곡(혼변조)신호를 PC상의 GUI 로 처리하여 원하는 계측파라미터를 PC 모니터에 나타내었다. 설계된 계측장치를 650MHz-2700MHz 까지 가변시켜 왜곡신호를 측정한 결과, -127.8dBc에서 -138dBc까지 나타내어 지능형 디지털 계측기로 이용될 수 있음을 보였다.

GPS 데이타 수신을 위한 하드웨어 설계 (The Hardware Design for GPS Data Acquisition Circuit)

  • 정영태;김민호;김명돈;홍성일;변건식;정만영
    • 전자공학회논문지A
    • /
    • 제32A권10호
    • /
    • pp.8-17
    • /
    • 1995
  • Recently, in a variety of the application fields, it is interested in GPS receiver as the use of GPS(Global Positioning System) is increased. In this paer, we propose that a type of new receiver of a simple structure as GPS data receiver. This proposed receiver consists of RF stage, local C/A(Coarse/Acquisition) code generator, C/A code correlator, data demodulator and microprocessor controller as a GPS single channel data receiver using the L1 carrier . It is confirmed that the proposed receiver operates well as GPS raw data receiver through experiment.

  • PDF

위치 기반 시스템을 위한 CMOS IR-UWB RFIC (A CMOS IR-UWB RFIC for Location Based Systems)

  • 이중무;박명철;어윤성
    • 전자공학회논문지
    • /
    • 제52권12호
    • /
    • pp.67-73
    • /
    • 2015
  • 본 논문에서는 근거리 위치 기반 시스템을 위한 3 - 5 GHz IR-UWB(impulse radio-ultra wide band) RFIC를 제안한다. 수신기의 구조는 에너지 검출 방식으로 설계되었고, 고속 sampling을 하기 위해서 4 bit ADC 와 DLL(delay locked loop) 을 이용하여 equivalent-time sampling 기술을 사용하도록 설계되었다. 송신기는 저전력의 디지털 UWB impulse generator 를 설계하였다. 설계된 IR-UWB RFIC 는 CMOS $0.18{\mu}m$ 공정을 이용하여 제작되었다. 측정된 수신기의 감도는 -85.7 dBm 이며, 송신기와 수신기는 1.8 V 전원 전압에서 각각 32 mA 와 25.5 mA 의 전류를 소모한다.

3~5 GHz 광대역 저전력 Single-Ended IR-UWB CMOS 수신기 (A Low Power Single-End IR-UWB CMOS Receiver for 3~5 GHz Band Application)

  • 하민철;박병준;박영진;어윤성
    • 한국전자파학회논문지
    • /
    • 제20권7호
    • /
    • pp.657-663
    • /
    • 2009
  • 본 논문에서는 IR-UWB 통신에 적합한 저전력, 저복잡도의 CMOS RF 수신기를 제작하였다. 제안된 IR-UWB 수신기는 비교적 구조가 간단한 non-coherent demodulation 방식으로 설계, 제작되었다. 설계된 IR-UWB 수신기는 single-ended 2-stage LNA, S2D, envelop detector, VGA, comparator로 구성되어 있으며, 0.18 ${\mu}m$ CMOS 공정 기술을 이용하여 단일 칩으로 설계, 제작하였다. 측정 결과 data rate이 1 Mbps 일 때 BER값이 $10^{-3}$ 조건에서 sensitivity는 -80.8 dBm이다. 제작된 단일 칩 CMOS IR-UWB 수신기의 전류 소모는 전압이 1.8 V 일 때, 13 mA이며 23.4 nJ/bit 의 성능을 갖는다.

KOMPSAT-2에 사용되는 GPS Receiver 성능 시험

  • 조승원;권기호;최종연;윤영수
    • 한국우주과학회:학술대회논문집(한국우주과학회보)
    • /
    • 한국우주과학회 2003년도 한국우주과학회보 제12권2호
    • /
    • pp.107-107
    • /
    • 2003
  • GPS Receiver는 위성에 위치 정보와 시간 정보등을 제공하고 navigation을 관리하며 이에 관련된 signal을 processing하는 역할을 한다. 2005년에 발사 예정인 KOMPSAT-2 위성에는 Alcatel에서 제작된 Topstar 3000이 사용된다. Topstar 3000은 RF 부분과 digital 처리부분으로 구성된 GPS core부분과 MLD-STD_1553, DC-DC converter, 그리고 Ovened-controlled Oscillator(OCXO)부분으로 구성되는 option module 부분으로 구성되어 있다. 본 논문에서는 GPS Signal Simulator로 KOMPSAT-2의 실제 궤도를 구현해서 Sun-Point Mode와 Earth-Point Mode 등 여러가지 Mode 에서 GPS Receiver의 시간, 위치, 속도 정보의 정확성에 대한 성능이 분석된다.

  • PDF