• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2002년도 종합학술발표회 논문집 Vol.12 No.1
• /
• pp.11-15
• /
• 2002

3 V, 2.46GHz Low Noise Amplifier (LNA) have been designed for standard 0.35$\mu\textrm{m}$ CMOS process with one poly and four metal layers. This design includes on-chip biasing, matching network and multilayer spiral inductors. The single-ended amplifier provides a forward gain of 20.5dB with a noise figure 3.35dB, and an IIP3 of -6dBm while drawing 59mW total Power consumption

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.815-817
• /
• 2012

본 논문에서는 차량 충돌 예방 레이더 시스템-온-칩용 77GHz 고주파 전단부(RF front-end)를 제안한다. 이러한 고주파 전단부는 77GHz의 동작주파수를 가진 저 잡음 증폭기와 고주파 전력 증폭기로 구성된다. 이러한 회로는 TSMC $0.13{\mu}m$ 혼성신호/고주파 CMOS 공정 ($f_T/f_{MAX}=120/140GHz$)으로 설계되어 있다. 저잡음 증폭기의 경우 전압이득이 36dB로 최근 발표된 연구결과 중 가장 우수한 수치를 보였다. 전력 증폭기는 포화전력과 출력 $P_{1dB}$이 18dBm과 15dBm으로 기존 연구결과 중 가장 우수한 결과를 각각 보였다.

• 정보와 통신
• /
• 제14권3호
• /
• pp.75-86
• /
• 1997

현재 확산대역(Spread Spectrum) 사용을 위해 미국 FCC에서 허가한 band는 902-928 MHz, 2400-2483.5 MHz, 5725-5850 MHz ISM(Industrial Science Medical)이다. 본 연구에서는 902-928 MHz ISM band 에서 디지털 코드없는 전화기 시스템의 공용을 검토하였다. 본고는 디지털 코드없는 전화기 Base-Set(BS)과 2개의 Hand-set(HS)를 지원가능한 Feature & Capability, System Specification, 제품 시스템 디자인을 담고 있다.

• ETRI Journal
• /
• 제41권2호
• /
• pp.262-269
• /
• 2019

This paper introduces a low-cost, high-performance mmWave antenna array module at 77 GHz. Conventional waveguide transitions have been replaced by 3D CPW-microstrip transitions which are much simpler to realize. They are compatible with low-cost substrate fabrication processes, allowing easy integration of ICs in 3D multi-chip modules. An antenna array is designed and implemented using multilayer coupled-fed patch antenna technology. The proposed $16{\times}16$ array antenna has a fractional bandwidth of 8.4% (6.5 GHz) and a 23.6-dBi realized gain at 77 GHz.

• 한국전자파학회논문지
• /
• 제21권4호
• /
• pp.381-391
• /
• 2010

본 논문에서는 상용 초고주파 MEMS 스위치를 이용하여 세 개의 주파수 대역에서 재구성 동작이 가능한 주파수 재구성 능동 배열 안테나 시스템(Reconfigurable Active Array Antenna System: RAA System)을 제안하였다. MEMS 스위치는 삽입 손실 및 선형성 특성이 우수하고 격리도가 높아 주파수 재구성 시스템 구현 시, 재구성을 위한 스위치로 인한 성능 열화가 거의 없다는 장점이 있다. 제안된 주파수 재구성 능동 배열 안테나 시스템은 간단한 구조의 임피던스 매칭 회로(Reconfigurable impedance Matching Circuit: RMC)를 갖는 주파수 재구성 증폭기(Reconfigurable Front-end Amplifier: RFA)가 집적화 되어 있으며, 안테나 방사체(Reconfigurable Antenna Element: RAE)와 재구성 제어 보드(Reconfiguration Control Board: RCB)로 구성되어 있다. 본 논문에서 제안한 RAA 시스템은 850 MHz, 1.9 GHz, 3.4 GHz의 세 개 주파수로 재구성되어 동작하며, 안테나 방사체는 $2{\times}2$ 배열을 가지고 각각의 방사체는 광대역 다이폴 형태를 갖는다. 제작된 RAA 시스템은 실험을 통하여 그 타당성을 확인하였다.

• ETRI Journal
• /
• 제26권3호
• /
• pp.229-240
• /
• 2004

This paper reports on our development of a dual-mode transceiver for a CMOS high-rate Bluetooth system-onchip solution. The transceiver includes most of the radio building blocks such as an active complex filter, a Gaussian frequency shift keying (GFSK) demodulator, a variable gain amplifier (VGA), a dc offset cancellation circuit, a quadrature local oscillator (LO) generator, and an RF front-end. It is designed for both the normal-rate Bluetooth with an instantaneous bit rate of 1 Mb/s and the high-rate Bluetooth of up to 12 Mb/s. The receiver employs a dualconversion combined with a baseband dual-path architecture for resolving many problems such as flicker noise, dc offset, and power consumption of the dual-mode system. The transceiver requires none of the external image-rejection and intermediate frequency (IF) channel filters by using an LO of 1.6 GHz and the fifth order onchip filters. The chip is fabricated on a $6.5-mm^{2}$ die using a standard $0.25-{\mu}m$ CMOS technology. Experimental results show an in-band image-rejection ratio of 40 dB, an IIP3 of -5 dBm, and a sensitivity of -77 dBm for the Bluetooth mode when the losses from the external components are compensated. It consumes 42 mA in receive ${\pi}/4-diffrential$ quadrature phase-shift keying $({\pi}/4-DQPSK)$ mode of 8 Mb/s, 35 mA in receive GFSK mode of 1 Mb/s, and 32 mA in transmit mode from a 2.5-V supply. These results indicate that the architecture and circuits are adaptable to the implementation of a low-cost, multi-mode, high-speed wireless personal area network.

• 한국정보통신학회논문지
• /
• 제9권6호
• /
• pp.1269-1276
• /
• 2005

본 연구에서는 RF 수신단에 적용할 수 있는 직접 변환 방식의 주파수 혼합기를 설계하였다. 직접 변환 방식의 주파수 혼합기는 기존의 헤테로다인 방식에 비해 고집적화가 가능하고 저전력 및 저가의 설계가 가능한 구조이다. 제안된 주파수 혼합기는 $0.35{\mu}m$ CMOS 공정을 이용한 2.4GHz대에서 동작하는 RF CMOS 주파수 혼합기로써, HSPICE를 이용하여 시뮬레이션 하였고, 레이아웃은 멘토사의 IC Station을 이용하여 수행하였다. 기본 single-balanced Gilbert Cell의 출력단에 추가 변환을 수행하였고, 각 변환단의 전달 컨덕턴스 값을 조절하여 결과적으로 출력단에 나타나는 2차 혼변조 성분이 differential 출력에 의해 충분히 개선되도록 하였다. 3.3V의 공급전압으로 29dB의 높은 전압이득을 얻었고 3.5mA의 전류소모가 발생하였다. 2차 혼변조 성분을 줄이기 위한 구조적인 변화를 통해 63dBm의 IIP2 값을 얻었다.

• 한국산학기술학회논문지
• /
• 제9권3호
• /
• pp.674-680
• /
• 2008

범용 컴퓨팅 기반 SDR (Software Defined Radio) 시스템은 높은 개발 효율성, 소프트웨어 호환성, 범용 프로세서 사용에 따른 가격대비 성능의 혜택 등의 장점을 갖는다. 본 논문은 인텔 펜티엄 프로세서 및 리눅스로 운용되는 범용 컴퓨팅 플랫폼에서 동작하는 SDR 방식의 무선전화기 겸 워키토키 시스템의 설계 및 구현을 다룬다. 이를 위해 RF 전단부 하드웨어를 개발하여 오픈 소스로 진행 중인 GNU radio 미들웨어와 연동되도록 하였으며 그 위에 변조/복조 소프트웨어 모듈을 개발하였다. 실험 결과, 기존 900 MHz 상용 무선전화기와 호환되며 동시에 FM 워키토키를 지원하는 범용 컴퓨팅 플랫폼 기반 SDR 소프트웨어를 성공적으로 운용할 수 있음을 확인할 수 있었다. 그러나 런타임 소프트웨어 재구성 지원, TCP/IP통신 프로토콜과의 효율적인 연동 등은 향후 개선을 위한 연구가 이루어져야 할 것으로 파악되었다.

• 한국전자파학회논문지
• /
• 제19권9호
• /
• pp.1028-1036
• /
• 2008

OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서 직교 불균형 문제는 송수신기의 front-end에서 발생하며, 성상도에 영향을 주게 되어 BER(Bit Error Rate)을 증가시킨다. 또한, 위상 잡음은 송수신시 국부 발진기에서 발생되는 잡음으로 각 부반송파의 직교성을 깨뜨림으로써 시스템 성능을 크게 저하시킨다. 기존 방식인 PNS(Phase Noise Suppression) 알고리즘은 이러한 위상 잡음을 효과적으로 제거하는 방법이지만 직교 불균형 이동시에 적용되면 오히려 성능이 감소된다. 본 논문에서는 OFDM 시스템의 수신기에서 하향 변환 시 발생하는 직교 불균형과 위상 잡음의 영향을 분석하고, 수신기 FFT(Fast Fourier Transform) 후단에서 파일럿 심볼을 사용하여 CPE를 먼저 제거하고 직교 불균형과 위상 잡음의 성분을 검출하여 등화기의 판정 기준으로 사용하여 보상하는 방법을 제시하였다. 또, 다른 기존 방식들은 FFT 후단에서 추정하고 피드백 시키거나 프리엠블과 같은 시퀀스를 사용하는 방식이지만, 본 논문에서는 FFT 후단에서 MMSE 등화기만을 사용하여 제거하므로 기존의 방법보다 복잡도가 줄어든다. 기존의 위상 잡음 제거 방식에 ICI(Inter Carrier Interference) 제거 기능을 추가하고 직교 불균형 성분을 추출하여 MMSE(Minimum Mean Square Error) 과정 중에 적응 forgetting factor를 적용하면 성능 개선과 직교 불균형 성분의 영향이 줄어들며 성능이 개선됨을 보인다.

• 한국위성정보통신학회논문지
• /
• 제5권1호
• /
• pp.58-62
• /
• 2010

본 논문에서는 갈릴레오 수신기 구조의 요구사항을 검토한 후 시뮬레이션을 통해 RF 성능 파라미터들이 갈릴레오 수신기 성능에 어떠한 영향을 주는지 알아보았다. 먼저 갈릴레오 시스템의 일반사항과 갈릴레오 수신기의 구조 및 특성에 대해 고찰하였고, 갈릴레오 수신기의 성능 분석을 위해 에질런트사의 ADS(Advanced Design System)를 이용하여 15 % EVM에 상응하는 16 dB C/N의 갈릴레오 수신기 성능 요구 규격에 초점을 맞춰 갈릴레오 수신기를 설계하였다. AGC(Automatic Gain Control) 동작을 확인하기 위해 수신 파워에 따른 출력 IF의 변화량을 확인하였으며, 일정한 IF 출력을 통해 정상적인 AGC 동작을 확인하였다. 수신기 입력 파워에 의한 성능 분석과 수신기 국부 발진기의 위상 잡음 변경에 따른 성능 열화 분석을 통해 -127 dBm의 입력 파워에서 EVM(Error Vector Magnitude) 변화를 알아보았다. 또한 AGC의 이득 범위(-2.5 dB ~ +42.5 dB)에 의해 결정된 -92 dBm ~ -139 dBm의 입력 파워에서 ADC(Analog to Digital Converter)의 비트 변경에 따른 성능 분석을 하였으며, LO의 위상 잡음이 감소하고 ADC의 비트가 증가함에 따라 EVM이 향상 됨을 알 수 있었다.