• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.30-30
• /
• 2007

현재 다양한 종류의 RF 통신 제품이 시장에 등장하면서 제품의 경쟁력 확보에 있어 소형화 정도가 중요한 이슈가 되고 있다. Passive Device는 RF Circuit을 제작할 때 많은 면적을 차지하고 있으며 이를 감소시키기 위해 여러 연구가 진행되고 있다. 가장 효과적인 방법으로 반도체 집적기술로 크기를 줄이는 방법이 있으나, 공정이 비싸고 제작 시간이 오래 걸려 제품개발 시간과 개발비용이 상승하게 된다. 반면에 SoP-L 공정은 PCB 제작에 이용되는 일반적인 재료와 공정을 사용하므로 개발 비용과 시간을 줄일 수 있다. SoP-L의 또 하나 장점은 다종 재료를 다층으로 구성할 수 있다는 점이다. 최근 chip-type의 Device를 PCB 기판 안에 내장하는 방법의 RF Circuit 소형화 연구가 많이 진행되고 있다. 본 연구에서는 SoP-L 공정으로 chip-type 수동소자를 PCB 기판 내에 함몰하여 수동소자회로를 구현, 분석하여 보았다. 수동소자회로는 880 MHz~960 MHz(GSM) 영역과 1.71 GHz~1.88 GHz(DCS) 영역을 나누는 Diplexer를 구성하였다. 1005 size의 chip 6개로 구현한 Diplexer를 표면실장과 함몰공정으로 제작하고 Network Analyzer로 측정하여 비교하였다. chip 표면실장으로 구현된 Diplexer는 GSM에서 최대 0.86 dB의 loss, DCS에서 최대 0.68 dB의 loss가 나타났다. 표면실장과 비교하였을 때 함몰공정의 Diplexer는 GSM 대역에서 약 0.5 dB의 추가 loss가 나타났으며 목표대역에서 0.6 GHz정도 내려갔다. 이 결과를 바탕으로 두 공정 간 차이점을 확인하고, 함몰공정으로 chip-type 수동소자를 사용하였을 때 고려해야 할 점을 분석하였다. 이를 바탕으로 SoP-L 함몰공정의 안정성을 높여서 이것을 이용한 회로의 소형화에 적용이 가능할 것으로 기대한다. 특히 능동소자의 DC Power Control에서 고용량의 수동소자를 이용할 때 집적도를 높일 수 있을 것이다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.28 no.1
• /
• pp.1-9
• /
• 2017

In this paper, ETRI's $0.25{\mu}m$ GaN MMIC process is introduced and the fabricated results of X-Band 3 W power amplifier MMIC are discussed. The one-stage X-Band 3 W power amplifier MMIC using the $0.25{\mu}m$ GaN MMIC devices has been designed and fabricated. From the fabricated GaN MMIC, the characteristics of the $0.25{\mu}m$ GaN MMIC process and devices are evaluated and analyzed. The X-band power amplifier MMIC shows output power of 3.5 W, gain of 10 dB, and power-added efficiency of 35 %.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2006.05a
• /
• pp.902-905
• /
• 2006

This paper presents a new RF testing scheme based on a design-for-testability (DFT) method for measuring functional specifications of RF integrated circuits (IC). The proposed method provides input impedance. gain, noise figure. input voltage standing wave ratio (VSWR) and output signal-to-noise ratio (SNR) of a low noise amplifier (LNA). The RF test scheme is based on theoretical expressions that produce the actual RF device specifications by output DC voltages from the DR chip.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.10a
• /
• pp.15.2-15.2
• /
• 2011

비휘발성 저항 메모리소자인 resistance random access memory (ReRAM)는 간단한 소자구조와 빠른 동작특성을 나타내며 고집적화에 유리하기 때문에 차세대 메모리소자로써 각광받고 있다. 현재, 이성분계 산화물, 페로브스카이트 산화물, 고체 전해질 물질, 유기재료 등을 응용한 저항 메모리소자에 대한 연구가 활발히 진행되고 있다. 그 중 ZnO를 기반으로 하는 amorphous InGaZnO (a-IGZO) 박막은 active layer 로써 박막트랜지스터 적용 시 우수한 전기적 특성을 나타내며, 빠른 동작특성과 높은 저항 변화율을 보이기 때문에 ReRAM 에 응용 가능한 재료로써 기대되고 있다. 또한 가시광선 영역에서 광학적으로 투명한 특성을 보이기 때문에 투명소자로서도 응용이 기대되고 있다. 본 연구에서는 indium tin oxide (ITO) 투명 전극을 적용한 ITO/a-IGZO/ITO 구조의 투명 소자를 제작하여 저항 메모리 특성을 평가하였다. Radio frequency (RF) sputter를 이용하여 IGZO 박막을 합성하고, ITO 전극을 증착하여 투명 저항 메모리소자를 구현하였고, resistive switching 효과를 관찰하였다. 또한, 열처리를 통해 a-IGZO 박막 내의 Oxygen vacancy와 같은 결함의 정도에 따른 on/off 저항의 변화를 관찰할 수 있었다. 제작된 저항 메모리소자는 unipolar resistive switching 특성을 보였으며, 높은 on/off 저항의 차이를 유지하였다. Scanning electron microscope (SEM)을 통해 합성된 박막의 형태를 평가하였고, X-ray diffraction (XRD) 및 transmission electron microscopy (TEM)을 통해 결정성을 평가하였다. 제작된 소자의 전기적 특성은 HP-4145 를 이용하여 측정하고 비교 분석하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.05a
• /
• pp.28.1-28.1
• /
• 2011

비휘발성 저항 메모리소자인 ReRAM은 간단한 소자구조와 빠른 동작특성을 나타내며 고집적화에 유리하기 때문에 차세대 메모리소자로써 각광받고 있다. 현재, 이성분계 산화물, 페로브스카이트 산화물, 고체 전해질 물질, 유기재료 등을 응용한 저항메모리소자 응용에 대한 연구가 활발히 진행되고 있다. 그 중 ZnO 박막은 이성분계 산화물로써 조성비가 간단하고, 빠른 동작특성을 나타내며, 높은 저항 변화율을 보이기 때문에 ReRAM에 응용 가능한 재료로써 기대되고 있다. 또한 가시광선 영역에서 광학적으로 투명한 특성을 보이기 때문에 투명소자 응용에도 많은 연구가 진행되고 있다. 본 연구에서는 Metal/Insulator/Metal (Al/ZnO/Al) 구조의 소자를 제작하여 저항 메모리 특성을 평가하였다. Radio frequency (RF) sputter를 이용하여 ZnO 박막을 합성하고 박막의 결정성을 평가하였으며, resistive switching 효과를 관찰하였다. 합성된 박막 내부의 결정성은 메모리 구동 저항에 영향을 주며, 이를 제어하여 신뢰성있는 메모리 효과를 얻을 수 있었다. 특히 박막의 두께를 제어함으로써 구동전압의 변화를 관찰하였으며 소자에 적합한 두께를 평가할 수 있었다. 또한, ZnO 박막 내의 결함에 따른 on/off 저항의 변화를 관찰할 수 있었다. 제작된 저항 메모리소자는 unipolar 특성을 보였으며, 높은 on/off 저항의 차이를 유지하였다. Scanning electron microscope(SEM)을 통해 합성된 박막의 형태를 평가하였고, X-ray diffraction (XRD) 및 transmission electron microscopy (TEM)을 통해 결정성을 평가하였으며, photoluminescence (PL) spectra 분석을 통하여 박막 내부의 결함 정도를 평가하였다. 제작된 소자의 전기적 특성은 HP-4145를 이용하여 측정하고 비교 분석하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.30 no.11A
• /
• pp.1104-1109
• /
• 2005

In this paper, a Ka-band harmonic mixer is designed and fabricated on the base of the multiplier theory that there is a bias point to maximize the third harmonic order($3f_{LO}$) with respect to a fundamental LO frequency($f_{LO}$), which can make the high-order mixing element($f_{RF}{\pm}3f_{LO}$) to be greater than other mixing elements, Pumping a RF frequency($f_{RF}$) and LO frequency($f_{LO}$). The harmonic mixer by the proposed design method is fabricated by using a commercial GaAs MESFET device with a plastic package and overcome these disadvantages that a conventional mixer in Ka-band suffer from a high cost, inefficient productivity and circuit complexity. The harmonic mixer have a -10 dB conversion loss at the IF Sequency($3f_{LO}-f_{RF}$=1.0GHz) by selecting a gate bias voltage for the maximum third-order LO harmonic element($3f_{LO}$=34.5 GHz) as pumping LO frequency($f_{LO}$=11.5 GHz) With respect to RF Sequency ($f_{RF}$=33.5GHz)

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.575-575
• /
• 2013

Indium Zinc Oxide (IZO)는 가시광 영역(380~780 nm)에서 높은 투과율과 적외선영역에서 높은 반사율을 보이는 투명산화막으로서 Flexible display 적용으로 주목 받는 재료이다. 특히 비 화학적 양론비(non-stoichiometric)로 성장된 박막은 N형 반도체 특성을 갖기 때문에 광전자 소자, 액정표시소자와 태양전지의 투명전극 재료로 이용되고 있으며, 향 후에도 수요는 계속 증가될 전망이다. 일반적으로 IZO 박막은 높은 열처리 온도에 의한 기판재료의 선택이 한정적인 단점이 있다. 따라서 최근에는 정밀하게 제어된 에너지를 가진 전자를 표면에 조사(E-beam irradiation)하여 박막의 물성을 개선하고 기판재료의 선택성을 넓히는 연구가 활발히 진행되고 있다 [1]. 본 연구에서는 RF Magnetron Sputtering 법을 이용하여 Glass 위에 IZO를 증착하였다. 스퍼터링타겟은 고순도 IZO 타겟을 이용하여 100 nm의 두께를 가지는 박막을 증착하였다. 증착된 IZO 박막에 E-beam Source ((주)인포비온)를 이용하여 E-beam irradiation energy 조건에 변화를 주어 박막의 물성 변화를 관찰하였다. IZO 박막의 두께를 측정하기 위해 SEM (Cross section)을 이용하였다. E-beam irradiation energy에 따른 가시광 영역(380~780 nm)에서의 광투 과도는 UV-Vis spectrometer를 사용하여 측정하였고, 전기적인 특성은 Hall measurement system 을 이용하여 측정하였다. 또한 박막의 결정성과 거칠기의 변화는 XRD (X-ray Diffraction)와 원자 간력현미경(Atomic Force Microscope; AFM)을 이용하여 측정하였다. Rf magnetron Sputtering 법을 이용하여 증착한 IZO 박막에 Post E-beam irradiation이 전기전도 및 광 투과특성과 결정성과 표면 조도를 향상시키는데 크게 기여함을 확인할 수 있었다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.41 no.11
• /
• pp.1-6
• /
• 2004

Effective gate resistance, extracted by direct extraction method, is analyzed among various gate length, in nanoscale MOSFET for RFIC. Extracted effective gate resistance is compared to measured data and verified with simplified model. Extracted parameters are accurate to 10GHz. In the same process technology effect has a different kind of gate voltage dependency and frequency dependency compared with general effective gate resistance. Particularly, the characteristic of effective gate resistance before and after threshold voltage is noticeable. When gate voltage is about threshold voltage, effective gate resistance is abnormally high. This characteristic will be an important reference for RF MOSFET modeling using direct extraction method.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.353-353
• /
• 2008

트랜지스터 속도는 현저하게 향상되어지는 반면에 RFICs(RF integrated circuits)는 대용량화, 고속화, 고집적화, 소형화, 고 효율화 온칩(on-chip) 수동소자의 부재에 의해 발전을 이루지 못하였다. 즉, 최근 전자기기의 집적화, 초소형화 됨에 따라 실장 밀도를 높이기 위해 부품의 소형화가 강하게 요구되는 동시에 Radio Frequency(RF)에서 이용가능한 수동소자인 capacitor를 개발하고자 본 논문에서는 손가락 모양(interdigital configuration)을 갖는 RF capacitor를 Ansoft사의 HFSS를 이용하여 이상적인 S-parameter, 정전용랑(capacitance), 손실계수(loss tangent)를 도출하고자 한다. 680um의 $Al_2O_3$ 기판에 BST doped MgO을 30um, Chromium과 gold를 각각 5um로 증착시켰다. 핑거 개수 (n, number), 핑거 길이(1, length), 핑거 간격(g, gap), 핑거 너비(w, width)를 변화 시켜가면서 이상적인 결과 값에 가까운 모양 (interdigital configuration)을 얻을 수 있었다. 핑거 수 3 개 일 때 입력 값에 대하여 손실 없는 출력 값(투과값)을 갖는 $S_{21}$이 1.5GHz에서 6dB이하로 떨어졌으며 핑거 간격이 줄고 핑거 너비가 커지고 핑거길이가 커질수록 높은 캐패시턴스 값을 갖는 것을 확인 할 수 있었다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.13 no.12
• /
• pp.2655-2661
• /
• 2009

In this paper, an accurate noise parameters for thermal noise modeling of short channel MOSFET is derived and extracted. Fukui model for calculating the noise parameters of a MOSFET is modified by considering effects of parasitic elements in short channel, and it is compared with conventional noise model equation. In addition, for obtaining the intrinsic noise sources of devices, noise parameters(minimum noise figure $F_{min}$, equivalent noise resistance $R_n$ optimized source admittance $Y_{opt}=G_{opt}+B_{opt}$) in submicron MOSFETs is extracted. With this extraction method, the intrinsic noise parameters of MOSFET without effects of probe pad and extrinsic parasitic elements from RF noise measurements can be directly obtained.