• 한국경영과학회:학술대회논문집
• /
• 한국경영과학회/대한산업공학회 2005년도 춘계공동학술대회 발표논문
• /
• pp.914-921
• /
• 2005

신제품으로 개발 중인 초소형 CMOS RF 전압 제어발진기(VCO) IC 에 대한 공인된 시험 규격은 현재 개발되어 있지 않다. 또한 제조업체들은 고유의 시험방법을 보유하고 있을 것이나 공개하지 않고 있는 실정이다. 한편 일부 해외 제조업체에서 국제 규격인 IEC 또는 JEDEC 을 기준으로 시험방법을 제시하고 있지만, 이러한 시험규격들은 개별 부품을 솔더링하는 하이브리드 공정을 이용하여 제작된 VCO 를 대상으로 한 것이다. 그러므로 CMOS 반도체 공정을 이용한 IC 형으로 개발 중인 VCO 를 평가하기에는 적합하지 않다. 이에 본 연구에서는 신개발 부품인 CMOS RF VCO IC 에 대한 신뢰성 시험 및 평가 기준을 수립하고, 신뢰성 확보를 위한 신제품 개발 단계에서의 신뢰성 평가 프로세스를 개발하고자 한다.

• 한국전자파학회논문지
• /
• 제16권11호
• /
• pp.1106-1113
• /
• 2005

본 논문에서는 단일 국부 발진기를 이용하여 IEEE 802.11a/b/g 표준의 두 대역 신호를 처리할 수 있는 이중 대역 혼합기를 설계 구현하여 기존 방식의 단점을 개선하였다. 기존 회로 구조는 두 대역을 처리하기 위해 각각 두 개의 국부 발진기와 혼합기를 사용함으로 인하여 구조의 복잡함과 큰 전력 손실이라는 단점을 가지고 있었다. 구현된 회로는 입력 RF 2.452/5.260 GHz에서 동일한 IF인 356 MHz로 하향 변환하였을 때 변환 손실은 각각 11.6 dB, 16.8 dB, IIP3(Input 3rd Intercept Point)는 각각 8.77 dBm, 12.5 dBm으로 측정되었으며, RF-LO 격리도는 각각 36 dB, 41 dB, LO-IF 격리도는 각각 50 dB 이상의 특성을 나타내었다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2003년도 춘계공동학술대회논문집
• /
• pp.92-96
• /
• 2003

본 논문에서는 IMT-2000 기지국용 30 W 전력증폭기를 구현하고 전파흡수체를 사용하여 발진과 상호간섭에 의한 신호의 왜곡을 제거하므로써 이득평탄도 및 상호 변조 왜곡을 개선하였다. 사용된 전파흡수체의 흡수능은 3.6 ㎓ 대역에서 -10 ㏈ 이하, 2.3 ㎓ 대역에서 -4 ㏈ 이하가 측정되었다. 기존의 전력증폭기의 특성을 측정한 결과 이득은 57.37 ㏈(측정시 40 ㏈ 감쇠기 부가) 이상, 이득평탄도는$\pm$0.33 ㏈ 였으며, 출력의 세기가 33.3 W 일 때 IMD 특성은 27 ㏈c 로 나타났다. 한편 전력증폭기의 최종단인 고출력 전력결합기 부분에 전파흡수체를 부착한 후의 이득은 약 58.43 ㏈(측정시 40 ㏈ 감쇠기 부가) 이상, 이득평탄도는 $\pm$0.0935 ㏈ 가 나타났으며, 출력이 33.3 W 일때 3차 IMD 성분은 약 29 ㏈c 였다. 측정 결과 전파흡수체를 사용하였을 경우와 사용하지 않았을 경우 이득은 1 ㏈, 이득평탄도는 0.3 ㏈, IMD 특성은 1.77 ㏈c 가 각각 개선됨을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.507-511
• /
• 2010

Digital radio frequency memory (이하 DRFM)은 입력되는 RF신호를 저장 후 필요한 시점에 입력된 RF신호로 복원하여 출력하는 기능을 가진 장치로써 Jammer, EW시뮬레이터, Target Echo Generator 등 사용되는 분야가 광범위하다. 본 논문에서는 고주파 입/출력모듈, 국부 발진모듈로 구성된 고주파부와 디지털 처리부로 이루어진 DRFM의 하드웨어적 구현 방안을 제안한다. 그리고 펄스형태의 RF신호를 양자화하는 ADC(A/D conversion), 이 데이터를 저장하고 재생신호를 생산하는 FPGA와 RF 신호를 생산하는 DAC(D/A conversion)로 구성되는 디지털 처리부에서 복제된 신호 생성방안을 제안한다. 이렇게 제안된 방안을 적용하여 제작한 후 모의 신호를 입력하여 얻은 시험결과를 통하여 이 제안방안의 타당성을 확인한다.

• 한국전자파학회논문지
• /
• 제17권7호
• /
• pp.659-664
• /
• 2006

본 논문에서는 $0.12{\mu}m$ 게이트 전극을 가진 metamorphic InAIAs/InGaAs high electron-mobility transistors (mHEMT)를 이용하여 제작된 60 GHz push-push 발진기의 특성을 고찰하였다. 전극 길이가 $0.12{\mu}m$ 인 mHEMT는 700 mA/mm의 최대 전류, 600 mS/mm의 최대 전달정수, 170 GHz $f_T$, 그리고 300 GHz 이상의 $f_{MAX}$ 등 우수한 특성을 나타내었다. 두 개의 $6{\times}50{\mu}m$ 크기를 가지는 mHEMT 를 이용하여 제작된 발진기는 59.5 GHz 에서 6.3 dBm의 출력 전력과 -35 dBc 이상의 기저 주파수 억압도를 나타내었다. 페이즈 노이즈 (phase noise)는 발진 주파수의 1 MHz 오프셋에서 -81.2 dBc/Hz 의 특성을 나타내었다. 본 연구 결과는 60 GHz 대역에서 mHEMT를 이용하여 제작된 push-push 발진기로는 최대 출력을 나타낸 결과이며, 이 연구 결과는 상용화와 저가격에 InP HEMT 보다 유리한 mHEMT를 이용하여 고출력 발진기 특성을 얻을 수 있음을 보여준다.

• 한국전자파학회논문지
• /
• 제21권5호
• /
• pp.453-458
• /
• 2010

본 논문에서는 18 GHz 대역에서 동작하는 링 발진기를 이용한 4분주 주입 동기 주파수 분주기(Injection-Locked Frequency Divider: ILFD)를 $0.13-{\mu}m$ Si RFCMOS 공정을 이용하여 설계, 제작한 결과를 보인다. 1.5 V의 공급 전압에 대하여 33.4 mW의 전력을 소비하며, 입력 신호가 없을 때 약 -30 dBm의 전력으로 4.98~5.22 GHz에서 자유발진하였다. 0 dBm의 입력 전력에 대하여 3.5 GHz(17.75~21.25 GHz)의 동기 범위를 가지며, 동작 범위는 바랙터 조절에 의해 5.25 GHz(16.0~21.25 GHz)까지 증가하였다. 제작된 칩의 크기는 DC와 RF 패드를 포함하여 $0.76\;mm{\times}0.57\;mm$이다.

• 한국전자파학회논문지
• /
• 제26권5호
• /
• pp.492-498
• /
• 2015

회로 구성 요소의 집적도가 꾸준히 증가하는 경박단소화 추세에 따라, 회로와 각종 전자 시스템들의 전자파 내성(EMS: Electromagnetic Susceptibility) 문제가 대두되고 있다. 그 중에서도 VCO(Voltage Controlled Oscillator)는 RF 시스템에서 중요한 역할을 하는 만큼, 해당 회로의 전자파 내성에 대한 연구를 필요로 하는 실정이다. 따라서 본 논문에서는 전기적 발진기에서 발생하는 위상 잡음을 선형시불변(LTV: Linear Time Variant) 시스템으로 해석하는 위상 잡음 이론을 적용하여, 1.2 GHz 의 기준 발진 주파수를 갖는 링 VCO와 LC VCO에 대해 전원 전압에 가해진 잡음에 따른 전자파 내성을 분석하였다. 시간 영역 시뮬레이션 결과로, 위상잡음 특성을 나타내는 지표가 되는 임펄스 강도를 추출하는 알고리즘을 구현하였다. 전원 잡음이 존재하지 않는 경우에는 두 VCO에서 발생하는 지터의 크기가 2.1 ps로써 비슷하였으나, 다양한 전원 잡음이 인가됨에 큰 차이를 보이며, LC VCO의 EMS 특성이 링 VCO에 비해 우수한 것을 임펄스 감도 함수와 eye-diagram을 통해 확인하였다.

• 한국멀티미디어학회논문지
• /
• 제14권5호
• /
• pp.614-621
• /
• 2011

본 논문은 Mobile-DTV 응용을 위한 광대역 DCO(Digitally Controlled Oscillator)의 설계에 대해 다룬다. DCO는 발전 주파수를 생성하는 회로로 ADPLL(All-digital Phase-locked Loop)의 핵심 블록이다. 본 논문에서는 광대역 DCO 설계를 위해 기존의 Fixed delay chain을 변형한 binary delay chain(BDC) 구조를 제안하였다. 제안된 구조는 $2^i$ 형태로 $0{\leq}i{\leq}n-1$ 범위의 서로 다른 지연시간을 갖는 여러개의 지연셀의 조합을 통해 발진 주파수를 생성한다. BDC 형태는 응용에 맞는 지연셀의 조합과 해상도를 선택할 수 있기 때문에 지연셀의 최적화가 가능하다. 제안된 DCO는 1.8V chartered $0.18{\mu}m$ CMOS 공정을 이용하여 Cadence사의 Spectre RF 툴에서 검증되었다. 실험결과 77MHz~2.07GHz의 주파수 대역파 3ps의 해상도를 나타내었다. 위상잡음은 Mobile-DTV 표준의 최대 주파수인 1675MHz에서 -101dBc/Hz@1MHz를 나타내었고 전력소모는 5.87mW를 나타내었다. 이는 ATSC-M/H, DVB-H, ISDB-T, T-DMB 등 Mobile-DTV의 표준을 만족한다.

• 반도체공학회 논문지
• /
• 제2권3호
• /
• pp.1-5
• /
• 2024

본 논문은 32, 72, 80MHz 의 주파수에서 작동하는 블루투스 저에너지(BLE) 스마트 태그 애플리케이션용으로 설계된 보정 기능이 있는 레퍼런스 클럭 합성기(CR)에 대해 설명합니다. 기존 주파수 합성기와 달리 제안된 설계는 외부 소자가 필요하지 않습니다. 단일 종단 안테나를 사용하여 2.4GHz 신호에서 - 36dBm 의 최소 입력 전력을 수신하는 클럭 합성기(CR)는 저잡음 증폭기(LNA)를 통해 수신된 RF 신호를 처리하여 클럭을 합성합니다. 이 방식을 통해 시스템은 크리스털에 의존하지 않고 레퍼런스 클럭을 생성할 수 있습니다. 수신된 신호는 LNA 에 의해 증폭된 이후 16 비트 ACC(자동 클럭 보정) 회로에 입력됩니다. ACC는 수신된 신호의 주파수를 발진기 출력 주파수와 비교하여 주파수 계산 방법을 통해 32MHz 레퍼런스 클럭 합성을 용이하게 합니다. 발진기는 주파수 분배기가 있는 링 발진기(RO)를 사용하여 구성되며, 다양한 시스템 구성 요소에 대해 세 가지 주파수(32/72/80MHz)를 제공합니다. 제안된 주파수 합성기는 55nm CMOS 공정을 사용하여 구현되었습니다.

• 한국전자통신학회논문지
• /
• 제4권3호
• /
• pp.183-189
• /
• 2009

본 논문에서는 광대역 신호를 수신할 수 있는 혼성변환 방식의 RF 전단부 구조를 제안하고 이의 타당성을 설계, 제작 및 실험을 통하여 검증하였다 제안한 혼성변환 방식의 RF 전단부는 상향변환 블럭을 적용하여 광대역 수신시 고조파 변환 및 영상신호 변환에 의해 발생되는 기존 RF 전단부의 성능 저하 문제를 개선했으며, 부고조파 혼합기에서 대역폭이 증가되는 원리를 적용하여 광대역 LO 신호의 구현을 위해 여러개의 국부발진기를 사용하는 기존 RF 전단부 구조들의 복잡도 문제를 개선하였다 제작한 회로들은 실험 결과 도출한 설계 규격을 만족하였고 RF 전단부 또한 80 dB 이상의 이득, 60 dB 이하의 잡음지수, 최소 이득조건에서 -50 dBm 이상의 IIP3 특성으로 목표 규격을 만족하였다.