• Journal of Power Electronics
• /
• 제16권6호
• /
• pp.2024-2034
• /
• 2016

This paper presents a DC-DC buck converter with a Phase-Locked Loop (PLL) that can compensates for power efficiency degradation over a wide input range. Its switching frequency is kept at 2 MHz and the delay difference between the High side driver and the Low side driver can be minimized with respect to Process, Voltage and Temperature (PVT) variations by adopting the PLL. The operation mode of the proposed DC-DC buck converter is automatically changed to Pulse Width Modulation (PWM) or PWM frequency modes according to the load condition (heavy load or light load) while supporting a maximum load current of up to 1.2 A. The PWM frequency mode is used to extend the CCM region under the light load condition for the PWM operation. As a result, high efficiency can be achieved under the light load condition by the PWM frequency mode and the delay compensation with the PLL. The proposed DC-DC buck converter is fabricated with a $0.18{\mu}m$ BCD process, and the die area is $3.96mm^2$. It is implemented to have over a 90 % efficiency at an output voltage of 5 V when the input range is between 8 V and 20 V. As a result, the variation in the power efficiency is less than 1 % and the maximum efficiency of the proposed DC-DC buck converter with the PLL is 95.4 %.

• Journal of Power Electronics
• /
• 제17권3호
• /
• pp.821-834
• /
• 2017

This paper reports on a single-inductor multiple-output step-up converter with digital control. A systematic analog-to-digital-controller design is explained. The number of digital blocks in the feedback path of the proposed converter has been decreased. The simpler digital pulse-width modulation (DPWM) architecture is then utilized to reduce the power consumption. This architecture has several advantages because counters and a complex digital design are not required. An initially designed unit-delay cell is adopted recursively for the construction of coarse, intermediate, and fine delay blocks. A digital limiter is then designed to allow only useful code for the DPWM. The input voltage is 1.8 V, whereas output voltages are 2 V and 2.2 V. A co-simulation was also conducted utilizing PowerSim and Matlab/Simulink, whereby the 55 nm process was employed in the experimental results to evaluate the performance of the architecture.

• 디지털융복합연구
• /
• 제16권12호
• /
• pp.309-315
• /
• 2018

방전 현상을 에너지로 이용하여 금속을 가공하는, 특히 초경 및 난삭 소재의 가공과 정밀가공에 효과적인 방전가공 시 빠른 가공속도와 향상된 정밀도 및 면조도를 달성하기 위하여 효율적인 아크의 검출과 제어방법에 대해 연구하였다. 단일 방전 파형을 Td(Time-Delay), Ton(Time-on), Toff(Time-off)의 세 가지 구간으로 나누어 HDL 언어를 이용하여 게이트 제어 타이밍을 시뮬레이션 하고, 실제 방전가공기에 적용하여 파형을 실측하였으며, 비교기 회로를 통한 Td 구간의 샘플링을 통해 서보기구의 동작을 결정함으로써 전극과 가공물 간의 간격 제어와 가공 결과에 미치는 영향을 분석하였다. 분석결과 형성되는 파형의 Td 구간을 보다 정밀하게 고속으로 샘플링하여 이를 토대로 전극과 가공물 간의 gap 제어에 적용하였을 때 보다 향상된 결과를 나타내었다.

• 한국의학물리학회지:의학물리
• /
• 제19권1호
• /
• pp.73-79
• /
• 2008

망막색소변성(retinitis pigmentosa: RP)과 연령 관련 황반변성(age-related Macular Degeneration: AMD)은 망막변성으로 인해 실명에 이르는 대표적인 질환이며 망막이식장치의 개발을 통해 치료될 수 있다고 간주되고 있다. 최근에 국내에서도 망막이식장치 개발을 위한 연구팀이 조직되었다. 성공적인 망막이식장치 개발을 위하여 여러 가지 선결요소가 필요하지만 그 중 한 가지가 이식장치에 인가할 전기자극을 최적화하는 것이다. 변성망막의 전기적 특성은 정상 망막과 다르리라 예측되므로 우리는 장차 개발될 망막 이식장치에 인가할 전기자극 최적화를 위한 가이드라인을 제공하기 위해 정상 망막과 변성 망막의 전압자극 파라미터에 관한 실험을 하였다 망막을 분리한 후 망막절편을 신경절세포 층이 다채널전극의 표면을 향하게 하여 전극에 붙인다 in-vitro 상태에서 망막 신경절세포의 전기신호를 기록하기 위해 전극 직경: $30{\mu}m$, 전극간 거리: $200{\mu}s$, 전극 임피던스 1kHz 에서 $50k{\Omega}$인 8행 8열의 다채널전극을 사용하였다. 다채널전극의 60채널 중 두 채널을 자극전극과 접지로 사용하여 단극전기자극을 인가하였고 나머지 전극을 기록전극으로 사용하였다. 가한 전기자극은 전압자극으로 전하균형을 맞춘 이상성자극을 아노딕 사각파를 먼저 주고 캐쏘딕 사각파가 나중에 나오는 형태로 두 사각파간의 지체는 없도록 하였으며 동일한 자극을 2초 간격으로 50회 반복하여 인가하였다. 다양한 전기자극을 사용하였는 바 첫째는 사각파의 크기를 달리하였다 $(0.5{\sim}3V)$. 둘째는 사각파의 시간을 달리하였다 $(100{\sim}1,200{\mu}s)$. 전하밀도는 옴의 법칙과 쿨롱의 법칙을 이용하여 계산하였다. 전기자극으로 유발된 반응은 50회 자극에 대한 평균치를 얻은 후 자극 후 히스토그램(PSTH)을 그려 분석하였다. 전압자극의 크기를 $0.5{\mu}3V$로 달리하였을 때 믿을 만한 망막신경절세포가 유발되는 자극은 1.5V이었고 이때 계산된 전하밀도의 역치는 $2.123mC/cm^2$이었다. 전압의 크기를 2V로 고정하고 자극 지속시간을 $100{\sim}1,200{\mu}s$로 달리하였을 때 믿을 만한 망막신경절세포가 유발되는 자극의 역치는 $300{\mu}s$에서 관찰되었다. 이때 계산된 전하밀도의 역치는 $1.698mC/cm^2$이었다. L-(1)-2-amino-4-phosphonobutyric acid (APB)을 사용하여 ON-경로를 차단한 후에 전기자극을 인가하였을 때도 자극에 의해 망막신경절 세포의 반응이 유발되는 것을 확인하였다. APB-변성망막에서 전압의 크기를 2V로 고정하고 자극 지속시간을 $100{\sim}1,200{\mu}s$로 달리하였을 때 믿을 만한 망막신경절세포가 유발되는 자극의 역치는 $300{\mu}s$에서 관찰되었으며 이는 정상망막의 결과와 같았다. 추후 APB-변성망막을 가지고 좀더 실험이 진행되어야 정상망막과 변성망막의 전하밀도에 관한 명료한 비교가 가능할 것이다.

• Restorative Dentistry and Endodontics
• /
• 제27권2호
• /
• pp.158-174
• /
• 2002

Filtek$^{TM}$ Z-250(3M Dental Products, St. Paul., MN. USA) 광중합형 복합레진을 대상으로 다양한 광조사 방식이 중합수축, 중합도 및 미세누출에 미치는 영향을 알아보고자 하였다. VIP$^{TM}$(Bisco Dental Products, Schaumburg, IL, USA)를 이용하여 200, 400 및 600mW/$\textrm{cm}^2$의 일정한 광도로 중합시킨 세 군(V2, V4 및 V6군)과 200mW/$\textrm{cm}^2$의 광도로 3초간 중합시키고 5분간 방치 한 후 다시 600mW/$\textrm{cm}^2$의 광도로 중합시키는 pulse-delay 방식을 이용한 군(VPD군) 그리고 Optilux 501$^{TM}$(Demetron/Kerr, Danbury, CT, USA)을 이용하여 C-mode와 R-mode로 중합시킨 두 군(OC군, OR군) 등 모두 6개의 군으로 나누어 실험하였으며, 복합레진의 중합과 누출을 다음의 네 가지 방법으로 측정하였다. 첫째, V2, V4, V6, OC군은 60초간, OR군은 20초간 그리고 VPD군은 두번째 광조사를 60초간 시행하면서 시간에 따른 선형 중합수축을 Linometer(R&B, Daejeon, Korea)로 측정하였다. 둘째, V2, V4, V6, OC군은 각각 5, 10, 20, 40, 60초간 그리고 OR군과 VPD군은 정해진 조건에 따라 중합시킨 2mm 두께 시편의 바닥면에서 시료를 채취한 후 KBr method로 시편을 제작하고, FTIR spectrometer(IFS 120 HR, Broker, Karlsruhe, Germany)로 미반응 잔류단량체의 양을 계측하여 중합도를 측정하였다. 셋째, 두번째 실험과 같은 조건으로 중합시킨 2mm 두께 시편의 광조사면과 바닥면에서 중합 10분 후 미세경도 측정기(FM7, Future-Tech Co., Tokyo, Japan)로 500g의 하중을 10초간 가하여 Knoop Hardness Number(KHN) 값을 측정하였다. 끝으로, 90개의 발거치 치경부에 제5급 와동을 형성하고 V2군은 60초간, V4군은 40초간, V6군은 30초간 그리고 OC, OR, VPD군은 정해진 조건에 따라 중합시킨 후, methylene blue 용액에 침적시키고 종절단하여 법랑질과 상아질 변연의 미세누출 정도를 측정하였다. 중합수축. 중합도 및 미세경도 측정치는 one-way ANO-VA와 Duncan's multiple range test를, 변연누출 정도는 chi-square test를 이용, 통계처리하여 다음의 결과를 얻었다. . 중합수축의 정도는 VIP$^{TM}$(Bisco) 사용군에서 전체 조사광도가 높을수록 큰 경향을 보여 600mW/$\textrm{cm}^2$군에서 가장 크게 나타났고, 그 다음으로 Pulse-delay군, 400mW/$\textrm{cm}^2$군, 200 mW/$\textrm{cm}^2$군 순이었고, Optilux 501$^{TM}$(Demetron/Kerr) 사용군에서는 Continuous 방식이 Ramp 방식 보다 크게 나타났다. . 중합도와 미세경도 값은 공히, 전체 조사광도가 높을수록 높게 나타났으며 , 최종 중합도는 44.77~54.98%의 범위를, 미세경도 값은 34.10~56.30의 범위를 보였다. . 미세누출은 전반적으로 상아질 변연이 법랑질 변연에 비해 많았고, VIP$^{TM}$(Bisco) 사용 군에서는 광도가 높을수록 상아질 변연에서 미세누출이 증가하는 양상을 보였으며, 법랑질 변연에서는 Optilux 501$^{TM}$(Demetron/Kerr)의 Continuous 방식이, 상아질 변연에서는 Ramp 방식이 가장 적은 미세누출을 보였다.

• 항공우주기술
• /
• 제6권1호
• /
• pp.74-82
• /
• 2007

일정한 샘플링 시간 T마다 발생되는 반작용 휠 타코 펄스의 개수를 세어 구동기의 회전 속도를 측정하는 M 방식은 구현이 간단하고 측정 시간이 일정하다는 장점이 있으나, 저속에서 속도 측정의 해상도가 나빠진다는 단점이 있다. 그에 반해, 펄스와 펄스 사이의 시간 간격을 측정하는 T방식은 저속에서 정밀한 속도를 측정할 수 있으며 측정에 따른 시간 지연이 적다는 장점이 있다. 그러나 이 방법 역시 실제 구현 시 나눗셈이 필요하고 속도 측정 시간이 속도에 따라 가변되는 문제점이 있다. 현재 산업계에서는 전동기의 속도를 측정하기 위하여 M방식과 T방식을 조합한 M/T방식이 널리 사용되고 있지만, 현재 위성 분야에서는 M방식과 T방식중 하나만을 사용하고 있는 실정이다. 그럼으로, 저궤도 위성에서 핵심 구동장치로 사용되는 반작용 휠의 속도를 측정하기 위해서, 기존의 M 방식의 속도 측정방식에 저속에서의 속도 정확도 향상을 위하여 T 방식도 이용해서 속도 측정을 하려한다. 본 연구에서는 이러한 측정 요구조건을 만족할 수 있도록 지상 시험 장비인 위성동역학 시뮬레이터에서 반작용 휠의 모사를 위한 보드 설계를 제시하려 한다.

• Neonatal Medicine
• /
• 제17권2호
• /
• pp.245-249
• /
• 2010

목적: 신생아 집중치료실에서 널리 이용되고 있는 맥박산소측정장치의 과도한 거짓 알람은 참 알람에 대한 반응을 느리게 하였다. 이에 Masimo $SET^{(R)}$는 움직임에 의한 거짓 알람을 극복한 장치로 소개되었다. 저자들은 안정 시나 일상적인 움직임이 있을 때 두 장치간의 거짓 알람의 빈도를 조사함으로써 Nellcor$N-595^{(R)}$와 Masimo $SET^{(R)}$의 임상적 수행능력을 비교하고자 하였다. 방법: 연구 당시 체중이 1,000-2,500 g인 미숙아 20명을 대상으로 하였다. 두 장치의 sensor를 동일한 환아의 양쪽 발에 각각 부착한 후 산소포화도가 85% 이하인 경우 알람이 울리도록 하였다. 맥박산소포화도 측정장치의 알람이 울린 경우 중에서 장치의 맥박수가 심전도의 심박수와 차이가 나는 경우, 파형이 일정하게 그려지지 않는 경우, 저산소증의 뚜렸한 증상이 없는 경우를 거짓 알람으로 정의하였고 두 장치의 거짓 알람의 빈도를 비교하였다. 결과: 대상 환아의 나이는 출생 후 평균 20.8일이었으며 평균체중은 1,668 g이었다. 두 장치간의 전체 거짓 알람의 빈도는 Nellcor $N-595^{(R)}$에 비해 Masimo $SET^{(R)}$에서 유의하게 적었으나 (Nellcor $N-595^{(R)}$에서 48회, Masimo $SET^{(R)}$에서 27회), 일상적인 움직임이 있을 경우 두 장치간의 거짓 알람의 빈도는 통계학적으로 유의한 차이가 없었다(Nellcor $N-595^{(R)}$에서 32회, Masimo$SET^{(R)}$에서 19회). 결론: Masimo $SET^{(R)}$는 Nellcor $N-595^{(R)}$에 비해 거짓 알람의 빈도가 적고 실제 저산소증 여부를 잘 반영하므로 적절한 산소치료에 유용하고 의료진의 불필요한 처치를 감소시키는데 도움이 될 것으로 생각된다.

• 한국통신학회논문지
• /
• 제24권6B호
• /
• pp.1134-1141
• /
• 1999

본 논문에서는 광 코드분할 다중접속(optical code division multiple access)시스템을 구현하고 그 구현된 시스템의 성능을 분석한다. 구현된 OCDMA 시스템에서 송신단은 레이저 다이오드를 이용하여 데이터를 광 펄스로 변환하며, 4단의 지연단으로 구성한 인코더를 이용하여 펄스 열로 확산한다. 수신단에서는 인코더의 지연선 구조와 동일한 구조의 디코더에서 펄스를 지연시킨 후 결합하여 수신된 신호를 복원한다. 성능분석에 있어서는, 먼저 단일 사용자 및 다중 사용자 환경 하에서 광 CDMA 신호의 auto-correlation과 cross-correlation을 분석하고, 실험을 통해 시뮬레이션 결과를 검증하였다. 또한 광섬유 지연선의 단 수 및 코드 길이 등 시스템의 성능에 영향을 미치는 파라메타를 컴퓨터 시뮬레이션을 통해 분석하였다. 실험 결과는 인코더와 디코더의 지연선 구조가 동일한 경우 펄스 열의 중앙에서 피크값의 펄스가 발생하는 auto-correlation 특성에 의해 데이터를 복원할 수 있었고, 지연선 구조가 동일하지 않은 경우 cross-correlation 특성에 의해 데이터를 복원할 수 없었다. 성능 분석 결과는 코드 길이가 감소하거나, 지연단위의 단 수를 증 $]$쳔갭\ulcorner비트 에러 확률이 감소하지만 요구되는 레이저 광원의 펄스폭이 점차로 감소하므로 시스템 구현이 어렵게 된다. 이러한 실험 및 분석 결과를 이용하면 CDMA 기술을 광 통신 네트워크로 적용할 수 있다.

• 대한전자공학회논문지SD
• /
• 제48권4호
• /
• pp.39-50
• /
• 2011

본 논문에서는 패널 내부 인터페이스의 하나인 2세대 AiPi+의 클록-데이터 복원 회로(Clock & Data Recovery)를 제안하였다. 제안하는 클록-데이터 복원 회로의 속도는 기존 AiPi+ 보다 빠른 1.25 Gbps 로 향상되었으며 다중 위상 클록을 생성하기 위하여 Delay-Locked Loop(DLL)를 사용하였다. 본 논문에서는 패널 내부 인터페이스의 저전력, 작은 면적의 이슈를 만족하는 클록-데이터 복원 회로를 설계하였다. 매우 간단한 방법으로 자동적으로 Harmonic-locking 문제를 해결할 수 있는 주파수 검출기 구조를 제안하여 기존 주파수 검출기(Frequency Detector)의 복잡도, 전류 소모, 그리고 외부 인가에 따른 문제를 개선하였으며, 전압 제어 지연 라인(Voltage Controlled Delay Line) 에서 상승/하강 시간 차이에 따른 에지의 사라짐 현상을 막기 위해서 펄스 폭의 최대치를 제한하는 펄스 폭 오류 보정 방법을 사용하였다. 제안하는 클록-데이터 복원 회로는 CMOS 0.18 ${\mu}m$ 공정으로 제작되었으며 면적은 $660\;{\mu}m\;{\times}\;250\;{\mu}m$이고, 공급 전압은 1.8 V이다. Peak-to-Peak 지터는 15 ps, 입력 버퍼, 이퀄라이저, 병렬화기를 제외한 클록-데이터 복원 회로의 소모 전력은 5.94 mW 이다.

• 전자공학회논문지C
• /
• 제35C권11호
• /
• pp.21-30
• /
• 1998

본 논문에서는 FPGA를 이용하여 산업용 구동장치로 널리 사용되고 있는 유도 전동기의 디지털 전류 제어시스템을 구현하였다. 이를 위해 VHDL을 이용하여 FPGA를 설계하였으며 이 FPGA는 PWM 발생부, PWM 보호부, 회전속도 검출부, 프로그램 폭주 방지부, 인터럽트 발생부, 디코더 로직부, 신호 지연 발생부 및 디지털 입·출력부로 각각 구성되어있다. 본 FPGA의 설계시 고속처리의 문제점을 해결하기 위해 클럭전용핀을 활용하였으며 또한 40 MHz에서도 동작할 수 있는 삼각파를 만들기 위해 업다운 카운터와 래치부를 병렬 처리함으로써 고속화하였다. 특히 삼각파와 각종 레지스터를 비교 연산할 때 많은 팬아웃 문제에 따른 게이트 지연(gate delay) 요소를 줄이기 위해 병렬 카운터를 두어 고속화를 실현하였다. 아울러 삼각파의 진폭과 주파수 및 PWM 파형의 데드 타임 등을 소프트웨어적으로 가변 하도록 하였다. 이와 같은 기능들을 FPGA로 구현하기 위하여 퀵로직(Quick Logic)사의 pASIC 2 SpDE와 Synplify-Lite 합성툴을 이용하여 로직을 합성하였다. 또한 Verilog HDL 환경에서 최악의 상황들(worst cases)에 대한 최종 시뮬레이션이 성공적으로 수행되었다. 아울러 구현된 FPGA를 84핀 PLCC 형태의 FPGA로 프로그래밍 한 후 3상 유도전동기의 디지털 전류 제어 시스템에 적용하였다. 이를 위해 DSP(TMS320C31-40 MHz)와 FPGA, A/D 변환기 및 전류 변환기(Hall CT) 등을 이용하여 3상 유도 전동기의 디지털 전류 제어 시스템을 구성하였으며, 디지털 전류 제어의 효용성을 실험을 통해 확인하였다.