• 제목/요약/키워드: Processor Reuse Information.

검색결과 16건 처리시간 0.024초

도메인 분석정보의 재사용을 위한 처리기의 설계 및 구현 (Design and Implementation of a Processor for the Reuse of Domain Analysis Information)

  • 김지홍;송영재
    • 한국정보처리학회논문지
    • /
    • 제2권4호
    • /
    • pp.499-508
    • /
    • 1995
  • 도메인 분석은 새로운 응용시 손쉽게 재사용할 수 있도록 유사 시스템의 공통점 을 식별하는 활동이다. 대부분의 도메인 분석의 결과는 통일된 방식이 없이 도식적으 로 표현되고 수작업으로 재사용되고 있어서 분석명세의 재사용성이 작다. 도메인 분석 정보도 수작업 대신에 잘 정의된 구문을 갖는 도메인 분석명세 언어로 표현하여 명세 의 적절성 검사와 재사용의 연산을 통해 도메인 분석명세 재사용의 자동화가 가능하다. 본 연구에서는 도메인 분석의 결과를 도메인 분석명세 언어로 표현하여 재사용할 수 있도록 도메인 부석명세 재사용 처리기를 설계 구현하고 대여 도메인에 적용하여 새로 운 명세의 인스탄스를 얻을 수 있었다. 아울러 종전의 데이타 흐름도 지원 도구를 통 합 재사용 방식과 분석정보 처리기를 통한 재사용 시간을 비교하였으며 두 가지 방식 은 서로의 단점을 보완하여 재사용성을 향상시킬 수 있음을 발견하였다.

  • PDF

프로세서의 재사용 정보를 이용하는 개선된 고성능 희생 캐쉬 (Advanced Victim Cache with Processor Reuse Information)

  • 곽종욱;이현배;장성태;전주식
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제31권12호
    • /
    • pp.704-715
    • /
    • 2004
  • 최근의 단일 혹은 다중 프로세서 시스템은 일반적으로 계층적 메모리를 사용한다 이는 프로세서의 클럭 속도와 메모리로의 데이타 접근 시간의 증가로 인한 시스템 성능 저하를 막기 위한 노력 중 하나이다. 특히 프로세서와의 속도 차이를 줄이기 위해 사용되는 캐쉬는 이단계에서 삼단계에 이르는 다양한 형태의 계층을 포함하는 메모리 시스템으로 구성된다. 이 중에서도 특히 상위 캐쉬는 프로세서와 직접 인터페이스가 이루어지기 때문에, 해당 캐쉬의 적중률은 전체 시스템의 성능을 결정하는 중요한 요소가 된다. 이러한 상위 캐쉬의 하나로써, 희생 캐쉬는 일차 캐쉬의 충돌 미스(Conflict Miss)를 줄이기 위해 추가된 모듈이다. 이는 프로세서 입장에서 보면 절차상 일차 캐쉬와 동등한 관계에서 접근이 이루어진다. 본 논문에서는 이러한 상위 캐쉬의 관리 정책 중, 기존의 일차 캐쉬와 희생 캐쉬의 구현시 배제되어 왔던 프로세서의 재사용 정보를 이용하는 캐쉬 라인의 효율적인 관리 정책을 제안하고자 한다. 이 기법은 프로세서의 데이타 사용 빈도에 의한 캐쉬 교체 정책으로, 프로세서에 의해 특정 데이타가 얼마나 자주 접근되었는가에 따라, 사용 빈도수가 높은 데이타에 대해 캐쉬에 위치시키는 시간을 연장시키는 기법이다. 본 논문에서는 제안된 메모리 시스템의 성능을 평가하기 위해, 이를 프로그램 기반 시뮬레이터인 Augmint를 통해 모델링한 후, 시뮬레이션을 수행한다. 그리고 이를 기존의 단순한 회생 캐쉬 교체 정책과 비교하여 성능상의 차이점을 비교 분석한다. 실험 결과 제안된 LIVMR 기법은 최대 6.7%, 평균 0.5%의 성능 향상을 보였다.

Enabling Energy Efficient Image Encryption using Approximate Memoization

  • Hong, Seongmin;Im, Jaehyung;Islam, SM Mazharul;You, Jaehee;Park, Yongjun
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제17권3호
    • /
    • pp.465-472
    • /
    • 2017
  • Security has become one of the most important requirements for various devices for multi-sensor based embedded systems. The AES (Advanced Encryption Standard) algorithm is widely used for security, however, it requires high computing power. In order to reduce the CPU power for the data encryption of images, we propose a new image encryption module using hardware memoization, which can reuse previously generated data. However, as image pixel data are slightly different each other, the reuse rate of the simple memoization system is low. Therefore, we further apply an approximate concept to the memoization system to have a higher reuse rate by sacrificing quality. With the novel technique, the throughput can be highly improved by 23.98% with 14.88% energy savings with image quality loss minimization.

MMSQL 질의처리 시스템의 설계 및 구현 (Design and Implementation of MMSQL Query processing system)

  • 이중화
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2003년도 춘계종합학술대회
    • /
    • pp.658-661
    • /
    • 2003
  • 멀티미디어 데이터베이스 시스템에서는 멀티미디어 데이터를 질의하고 질의 결과를 어떻게 프리젠테이션 할 것인가에 대한 연구는 매우 중요하다. 또한 질의의 결과를 다양한 응용에서 사용하기 위해서는 보다 일반화된 형태로 질의결과를 제공해야 할 필요가 있다. 본 논문에서는 멀티미디어 페이퍼베이스 시스템에서 멀티미디어 프리젠테이션을 지원하는 MMSQL 질의처리기를 설계하고 구현하였다. 또한 질의 결과 프리젠테이션을 보다 일반화된 형태인 SMIL문서로 제공하도록 함으로써 질의 결과를 다양한 응용에서 쉽게 사용할 수 있도록 하였다.

  • PDF

연산기와 메모리 재사용을 이용한 효율적인 DVB-S2 규격의 LDPC 복호기 구조 (Architecture of an LDPC Decoder for DVB-S2 using reuse Technique of processing units and Memory Relocation)

  • 박재근;이찬호
    • 대한전자공학회논문지SD
    • /
    • 제43권9호
    • /
    • pp.31-37
    • /
    • 2006
  • Low Density Parity Check (LDPC) code는 최근 그 우수한 성능으로 인하여 4세대 무선 이동 통신용 채널 코딩으로 주목받고 있다. 또한 유럽 디지털 위성 방송 규격인 DVB-S2는 LDPC 코드를 채널 코딩방식으로 채택하였다. 본 논문에서는 인코더와 디코더 양쪽 모두 효율적으로 하드웨어 구현이 가능한 hybrid H-matrix 구조를 이용한 DVB-S2 LDPC 복호기 구조를 제안한다. Hybrid H-matrix는 semi-random 방식과 partly parallel 방식을 결합하여 부호기와 복호기를 동시에 효율적으로 구현할 수 있다. 제안된 복호기 구조에서는 다양한 코드율에 사용되는 Variable Node processor Unit (VNU)을 재사용하기 위한 새로운 VNU와 최적화된 블록 메모리 배치 방법을 이용하였다. 제안된 구조를 이용하여 코드율 1/2의 DVB-S2 LDPC 복호기를 설계하였고 그 결과를 기존의 복호기와 비교하였다.

고성능 프로세서를 위한 카운터 기반의 캐시 교체 알고리즘 (Cache Replacement Policy Based on Dynamic Counter for High Performance Processor)

  • 정도영;이용석
    • 전자공학회논문지
    • /
    • 제50권4호
    • /
    • pp.52-58
    • /
    • 2013
  • 캐시 메모리의 성능에 큰 영향을 미치는 요소 중 하나인 캐시 교체 알고리즘 중에서 가장 최적의 성능을 가지는 알고리즘은 LRU알고리즘이다. LRU알고리즘은 데이터의 temporal locality특성이 강한 프로그램에서 좋은 성능을 보여주지만, 그렇지 않은 프로그램에서는 많은 캐시 미스를 발생시킨다. 본 논문에서는 LRU알고리즘의 이러한 단점을 개선하기 위한 새로운 카운터 기반 교체 알고리즘인 DCR(Dynamic Counter based Replacement) 알고리즘을 제안한다. 본 논문에서는 캐시에 저장된 이후로 교체되기 전까지 다시 사용되지 않는 데이터인 zero reuse line의 발생 추이를 관찰함으로써 프로그램의 temporal locality 특성이 시간에 따라 동적으로 변화함을 보였다. 그리고 이에 착안하여 제안하는 DCR 알고리즘은 주기적으로 zero reuse line의 수를 카운트하여 프로그램의 temporal locality 변화에 대응할 수 있도록 하였다. DCR 알고리즘은 기존의 LRU알고리즘과 비교하여 최대 2.7%, 평균 0.47%의 미스율 감소를 보였다.

IP에 기반한 블루투스 기저대역 모듈의 설계 및 구현 (Design and Implementation of a Bluetooth Baseband Module based on IP)

  • 임지숙;천익재;김보관
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2002년도 춘계학술발표논문집 (하)
    • /
    • pp.1285-1288
    • /
    • 2002
  • Bluetooth wireless technology is a publicly available specification proposed for Radio Frequency (RF) communication for short-range and point-to- multipoint voice and data transfer. It operates in the 2.4GHz ISM(Industrial, Scientific and Medical) band and offers the potential for low-cost, broadband wireless access for various mobile and portable devices at range of about 10 meters. In this paper, we describe the structure and the test results of the bluetooth baseband module we have developed. This module was developed based on IP reuse. So Interface of each module such as link controller UART, and audio CODEC is designed based on ARM7 comfortable processor. We also considered various interfaces of related external chips. The fully synthesizable baseband module was fabricated in a $0.25{\mu}m$ CMOS technology occupying $2.79{\times}2.8mm^2$ area including the ARM TDMI processor. And a FPGA implementation of this module is tested for file and bit-stream transfers between PCs.

  • PDF

미디어프로세서 상의 고속 움직임 탐색을 위한 Hexagon 모양 라인 탐색 알고리즘 (Hexagon-shape Line Search Algorithm for Fast Motion Estimation on Media Processor)

  • 정봉수;전병우
    • 대한전자공학회논문지SP
    • /
    • 제43권4호
    • /
    • pp.55-65
    • /
    • 2006
  • 대부분의 고속 블록 움직임 추정 알고리즘은 탐색점의 수를 줄여서 연산량을 감소시킨다. 하지만 이러한 고속 움직임 추정 알고리즘들은 비정규화 데이터 흐름 때문에 멀티미디어 프로세서에서는 좋은 성능을 보이기 어렵다. 미디어 프로세서에서는 내부 메모리에서 데이터의 효과적인 재사용이 SAD 명령의 수를 줄이는 것보다 더욱 중요하다. 이는 수행 사이클의 성능이 외부 메모리 액세스의 횟수에 매우 의존적이기 때문이다. 따라서 본 논문에서는 내부 메모리로부터 데이터를 효과적으로 재사용 할 수 있는 라인 탐색 패턴과 라인 탐색 패턴에서 불필요한 SAD 연산을 줄이기 위한 서브 샘플링 방법을 적용한 Hexagon 모양 라인 탐색(Hexagon-shape line search, HEXSLS) 기법을 제안한다. 모의실험을 통하여 HEXSLS 기법의 MAE 성능은 전역 탐색 블록 정합(FSBMA) 기법과 비슷하고, Hexagon 기반 탐색 (Hexagon-based search) 보다 우수한 성능을 가짐을 보인다. 또한 HEXSLS는 Hexagon 기반 탐색이나 예측 라인 탐색(predictive line search) 기법보다 적은 외부 메모리의 액세스가 발생한다. 결과적으로, 제안한 HEXSLS 기법은 종래의 기법과 비교하여 미디어 프로세서에서 매우 낮은 수행 사이클 성능을 보인다.

멀티미디어 프리젠테이션을 위한 데이타베이스 질의어 설계 (Design of a Database Query Language for Multimedia Presentation)

  • 이중화
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제9권2호
    • /
    • pp.213-225
    • /
    • 2003
  • 멀티미디어 데이타베이스 시스템에서는 멀티미디어 데이타를 질의하고 질의 결과를 어떻게 프리젠테이션 할 것인가에 대한 연구는 매우 중요하다. 또한 질의의 결과를 다양한 응용에서 사용하기 위해서는 보다 일반화된 형태로 질의결과를 제공해야할 필요가 있다. 본 논문에서는 멀티미디어 데이타베이스 시스템에서 질의결과를 프리젠테이션 하기 위한 프리젠테이션 모델과 멀리미디어 프리젠테이션을 지원하는 MMSQL을 제안하고 MMSQL 질의를 처리하기 위한 질의처리기를 설계하고 구현하였다. 또한 질의 결과 프리젠테이션을 보다 일반화된 형태인 SMIL제공하도록 함으로써 질의 결과를 다양한 응용에서 쉽게 사용할 수 있도록 하였다.

상용 이미지 처리 프로세서를 이용한 열화상 이미지 처리 모듈 개발 (Development of Thermal Image Processing Module Using Common Image Processor)

  • 한준환;차정우;김보미;임재성
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제9권1호
    • /
    • pp.1-8
    • /
    • 2020
  • 열화상 장비는 빛이 없는 암흑 상태에서도 물체에서 발산하는 적외선을 탐지하여 이를 영상으로 제공하는 장비이다. 이러한 장점으로 기존 활용되던 군사 분야와 더불어 자동차 및 감시시스템 등 다양한 민수 분야로 활용분야가 넓어지고 있다. 본 논문에서는 상용 이미지 처리 프로세서를 이용한 열화상 이미지 처리 모듈을 제안한다. 제안한 모듈은 기존 FPGA 기반 열화상 이미지 모듈대비 약 10~20%의 성능향상을 보이며, 대기모드를 포함하면 최대 50%까지 성능향상을 보인다. 그리고 시스템 모듈화를 통한 높은 확장성을 보장한다. 뿐만 아니라 제안한 모듈은 기존의 FPGA 기반 모듈의 단점인 낮은 확장성과 재활용성을 보완함으로써 개발 기간 및 비용 단축, 다양한 응용이 가능하다. 따라서, 이러한 장점으로 다양한 고객의 요구사항 만족, 제품 설계 및 개발 일정 단축 등 다양한 이점을 얻을 것으로 기대한다.