• 전기전자학회논문지
• /
• 제22권3호
• /
• pp.858-861
• /
• 2018

본 논문에서는 소형 $360^{\circ}$ 구강 스캐너 렌즈 모듈의 개발을 제안한다. 제안하는 소형 $360^{\circ}$ 구강 스캐너 렌즈 모듈은 소형 $360^{\circ}$ 고해상도(4MegaPixel) 렌즈 광학계, 15mm 이미지 센서부, 소형 $360^{\circ}$ 구강 스캐너 렌즈 외형 등으로 구성된다. 소형 $360^{\circ}$ 고해상도 렌즈 광학계는 총 9매의 렌즈로 어린이부터 성년까지 전 연령에 걸쳐 사용이 가능하도록 렌즈 외경을 15mm 이하로 제작한다. 소형 $360^{\circ}$ 고해상도 렌즈 광학계에 의해 입사되는 빛을 $90^{\circ}$ 굴곡을 시켜 이미지 센서에 영상 이미지를 전달하게 한다. 15mm 이미지 센서부는 이미지 센서의 열, 행 주소를 통해 이미지 배열을 거친 후 전압으로 변환된 값을 임베디드 보드의 ISP(Image Signal Processor)에 전송한다. 소형 $360^{\circ}$ 구강 스캐너 렌즈 외형은 개발된 렌즈의 고정을 위하여 경통을 설계하였다. 제안된 소형 $360^{\circ}$ 구강 스캐너 렌즈 모듈의 성능을 평가하기 위하여 공인시험기관에서 실험한 결과, $360^{\circ}$ 렌즈 광학계 분해능은 150cycles/mm에서 30% 이상, $360^{\circ}$ 렌즈 화각은 수평은 $360^{\circ}$, 수직은 $42^{\circ}{\sim}85^{\circ}$, 렌즈 왜곡률은 5% 이하의 세계최고 수준과 동일한 결과를 산출하였다.

• 전기전자학회논문지
• /
• 제24권3호
• /
• pp.901-908
• /
• 2020

몽고메리 모듈러 역원 연산을 확장 가능형 하드웨어로 구현하기 위한 방법에 대해 기술한다. 제안되는 확장 가능형 구조는 워드 (32-비트) 단위로 연산을 수행하는 처리요소의 1차원 배열 구조를 가지며, 사용되는 처리요소의 개수에 따라 성능과 하드웨어 크기를 조절할 수 있다. 설계된 확장 가능형 몽고메리 모듈러 역원기를 Spartan-6 FPGA 소자에 구현하여 하드웨어 동작을 검증하였다. 설계된 역원기를 180-nm CMOS 표준 셀로 합성한 결과, 사용되는 처리요소의 개수 1~10에 따라 동작 주파수는 167~131 MHz, 게이트 수는 60,000~91,000 GEs (gate equivalents)로 평가되었다. 256 비트 모듈러 역원 연산의 경우, 처리요소의 개수 1~10에 따라 평균 18.7~118.2 Mbps의 연산성능을 갖는 것으로 예측되었다. 제안된 확장 가능형 모듈러 역원 연산기는 사용되는 처리요소의 개수에 따라 연산성능과 게이트 수 사이에 교환조건이 성립하며, 따라서 응용분야에서 요구되는 연산성능과 하드웨어 요구량에 최적화된 모듈러 역원 연산회로를 구현할 수 있다.

• 한국진공학회지
• /
• 제20권1호
• /
• pp.22-29
• /
• 2011

InAs/GaSb 제2형 응력초격자(SLS)를 활성층에 탑재한 [$320{\times}256$] 초점면 배열(FPA) 적외선 열영상 모듈을 제작하고 열영상을 구현하였다. p-i-n형으로 설계된 소자의 활성층(i) 구조는 300 주기의 [13/7]-ML [InAs/GaSb]-SLS로 구성되어 있고, p와 n 전극층에는 각각 60주기의 [InAs:Be/GaSb]-SLS와 115 주기의 [InAs:Si/GaSb]-SLS 구조를 채용하였다. 시험소자의 광반응(PR) 스펙트럼으로부터 피크 파장(${\lambda}_p$)과 차단 파장(${\lambda}_{co}$)은 각각 ${\sim}3.1/2.7{\mu}m$과 ${\sim}3.8{\mu}m$이고 180 K 온도까지 동작을 확인하였다. 단위 화소의 간격/메사는 $30/24{\mu}m$ 규격으로 설계되었으며, [$320{\times}256$]-FPA는 표준 광묘화법으로 제작하였다. $18/10{\mu}m$의 In-bump/UBM 공정과 flip-chip 결합 기술을 적용하여 FPA-ROIC 열영상 모듈을 완성하였으며, 중적외선용 영상구동 회로 및 S/W를 활용하여 열영상을 시연하였다.

• 전자공학회논문지C
• /
• 제36C권12호
• /
• pp.11-19
• /
• 1999

최근에 등장한 프랙탈 영상 압축 알고리즘은 소프트웨어적인 측면에서는 많이 연구되고 있으나, 하드웨어 구현을 위한 연구는 드물다. 그러나 , 프랙탈 영상 압축 기법이 동영상 처리를 위해 사용될 경우 소프트웨어적으로는 실시간 처리의 어려움이 있어 고속의 전용 하드웨어가 필요하다. 그러나 , 아직 복호기의 구체적인 하드웨어의 설계 예는 드물다. 본 연구에서는 $256{\times}256$의 크기의 흑백 영상의 실시간 처리가 가능한 quadtree 방식의 프랙탈 영상 압축 복호기를 전용 하드웨어로 설계하였으며, 이를 위한 저전력 기법을 제안한다. 제안한 두 가지 방법 중 첫번째는 영상의 복원 후 발생하는 블록 현상을 제거하기 위한 post-processing 방법을 하드웨어 측면에서 최적화하는 것이다. 이 방식은 기존의 소프트웨어에서 사용하던 승산기가 필요한 가중 평균 방식보다 하드웨어를 적게 소모하여 비용을 줄이며, 속도는 69%정도의 향상이 있다. 두번째 방식은 데이터 패스 내부의 곱셈기를 입력 벡터의 통계적 특성을 이용하여 소비 전력이 적도록 설계하는 것이다. 이 방식으로 설계할 경우 8 bits 이하의 크기의 곱셈기에서 저전력에 유리하다고 알려진 어레이(array) 형태의 곱셈기에 비해 약 28%정도 소비 전력을 줄일 수 있었다. 위 두 가지 전력 절감 방식을 사용하여 동작 전압 3.3V, 1 poly 3 metal, $0.6{\mu}m$ CMOS 공정으로 복호기의 코어 부분을 칩으로 제작하였다.

• Investigative Magnetic Resonance Imaging
• /
• 제7권1호
• /
• pp.12-21
• /
• 2003

목적 : 기존의 일반적인 스펙트로미터보다 향상된 성능을 가진 새로운 스펙트로미터를 설계 및 제작하였다. 대상 및 방법 : 초당 10억번의 부동 연산 능력을 갖춘 TMS320C6701 DSP를 이용하여 연속적으로 변하는 복잡한 경사자계파형을 실시간으로 계산하여 출력할 수 있고, 선택 단면을 interactive하게 조절할 수 있는 스펙트로미터를 설계, 제작하였다. 설계된 스펙트로미터는 DSP 기반의 디지털 제어부와 파형을 만들고 변조 및 복조를 수행하는 아날로그부로 구성되어 있다 RF 신호의 변조 및 복조는 디지털 기술을 사용하여 정밀도와 안정성을 높였다. 고속 병렬영상을 위하여 하나의 측정 보드당 4채널까지 측정할 수 있도록 하였고, 고속 DSP를 이용하여 빠른 재구성이 가능하도록 하였다. 결과 : 제작된 스펙트로미터를 1.5 테슬라 전신자기공명영상 시스템에 장착하여 다양한 방법으로 성능을 시험하였다. 디지털 변조/복조 방식에서 요하는 정밀한 위상 제어를 확인할 수 있었고, phase array 코일 영상을 통하여 다중 채널 측정시스템의 성능을 검증할 수 있었다. 개발된 스펙트로미터를 기존의 상품화된 스펙트로미터와 비교해 볼때 보다 정밀한 위상 제어가 가능한 것으로 나타났다. 결론 : Interactive하게 영상의 단면을 선택하고, 실시간 계산에 의한 파형출력은 나선주사 심장영상과 같은 첨단의 영상기법에 요구되는 스펙트로미터의 기능이다 또한 다채널 측정시스템도 병렬영상을 위한 필수적인 기능이다. 본 논문에서는 초당 10억번의 부동소수점 연산이 가능한 TMS320C6701 디지털신호처리기를 사용하여 이러한 기능들을 가진 스펙트로미터를 설계, 제작하였다. 디지털 방식의 변조/복조 기술을 채택하여 정밀한 위상제어가 가능하였다. 개발된 스펙트로미터를 FSE, GE, angiography 등 다양한 영상방법에 적용하여 성능을 확인하였으며, 기존의 제품보다 뛰어난 화질의 영상을 얻을 수 있었다.

• 대한전자공학회논문지SP
• /
• 제45권5호
• /
• pp.43-51
• /
• 2008

이 본문에서는 제안한 H.264/AVC 인코더의 서브 블록인 Inter prediction 블록, Intra prediction 블록, 디블로킹 필터블록, Transform & Quantization 블록에 대한 저전력 구조를 FPGA로 구현하였다. Inter/Intra prediction블록에서는 분산연산방식을 통해 가산기의 수륵 줄여 60.2%의 면적감소효과를 나타내었으며, 디블로킹 필터블록에서는 하드웨어 공유를 위한 MUX를 사용하여 덧셈연산의 수를 44.3%감소시켰다. 또한, Transform & Quantization 블록에 사용되는 곱셈연산을 CSD와 CSS방식으로 수행하여 면적을 그게 차지하는 곱셈기를 사용하지 않았다. 제안된 저전력 IP들을 사용하여 FPGA(Field Programmable Gate Array)와 ARM 프로세서 기반의 H.264/AVC 인코더를 구현하였다. Baseline Profile을 사용하였고 FPGA와 ARM프로세서가 연동하는 Platform으로 구현하였다. Platform을 사용한 H.264/AVC 인코더 구현을 통하여 제안된 각각의 저전력 IP들이 효율적으로 H.264/AVC 인코더 SoC에서 사용될 수 있음을 확인하였다.

• 한국통신학회논문지
• /
• 제25권4B호
• /
• pp.771-782
• /
• 2000

이 논문에서는 하드웨어와 소프트웨어의 통합 설계에 의한 H.263 동영상 코덱을 구현한다. 동영상의 부호화와 복호화를 실시간으로 수행하기 위해 동작 속도 및 응용성을 동시에 고려하여 H.263 코덱의 각 부분 중 어느 부분이 하드웨어 또는 소프트웨어로 구현된는 것이 바람직한지 결정하였다. 하드웨어로 구현하는 부분은 움직임 추정부 및 보상부와 메모리 제어부이고, 나머지 부분은 RISC (reduced instruction set computer) 프로세서를 사용하여 소프트웨어로 처리한다. 이 논문에서는 하드웨어 및 소프트웨어 모듈의 효과적인 구현 방법을 소개한다. 특히 하드웨어로 구현되는 움직임 추정부를 위해서 주변 움직임 변위의 상관성 및 계층적 탐색을 이용한 다수의 움직임 후보를 가지고 알고리즘을 사용하였으며, 이 알고리즘에 기반한 소면적 구조를 제안한다. 소프트웨어로 처리되는 DCT (discrete cosine transform) 부분의 최적화를 위해서 움직임 추정부에서 얻어진 SAD (sum of absolute difference) 값에 근거하여 DCT 이후 양자화된 계수들의 통계적 특성을 분류하는 기법을 사용한다. 제안된 방법을 실제 RISC 프로세서와 gate array를 이용하여 구\ulcorner하고, 그 성능이 우수함을 확인하였다.

• 한국항행학회논문지
• /
• 제10권2호
• /
• pp.173-180
• /
• 2006

비행체 탑재 레이다는 기상에 관계없이 전천후로 비행체의 안전항행, 임무감시, 사격통제, 충돌회피, 이착륙 등 비행에 필수적인 항공장치이다. 본 논문에서는 비행체 탑재 다중 모드 펄스 도플러 레이다 시험 모델의 설계, 제작 및 비행시험 결과를 제시한다. 레이다 시스템은 안테나부, 송수신부, 신호처리부와 전시부의 4-LRU(Line Replacement Unit)로 구성되며, 개발기술은 평판 슬롯 배열 안테나, TWTA 송신기, coherent I/Q detector, 디지털 펄스 압축, 도플러 FFT 필터를 기반으로 한 DSP, 적응 CFAR, TWS 추적 처리기, 비행정보 IMU 및 도플러 추정보상 기법을 포함한다. 개발된 레이다 시스템의 설계 성능은 다양한 헬기탑재 비행시험을 통하여 기능 및 성능을 확인하였다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제53권1호
• /
• pp.1-9
• /
• 2004

In this paper, we proposed a hardware(H/W) structure which can compress and recontruct the input image in real time operation and implemented it into a FPGA platform using VHDL(VHSIC Hardware Description Language). All the image processing element to process both compression and reconstruction in a FPGA were considered each of them was mapped into a H/W with the efficient structure for FPGA. We used the DWT(discrete wavelet transform) which transforms the data from spatial domain to the frequency domain, because use considered the motion JPEG2000 as the application. The implemented H/W is separated to both the data path part and the control part. The data path part consisted of the image processing blocks and the data processing blocks. The image processing blocks consisted of the DWT Kernel for the filtering by DWT, Quantizer/Huffman Encoder, Inverse Adder/Buffer for adding the low frequency coefficient to the high frequency one in the inverse DWT operation, and Huffman Decoder. Also there existed the interface blocks for communicating with the external application environments and the timing blocks for buffering between the internal blocks. The global operations of the designed H/W are the image compression and the reconstruction, and it is operated by the unit or a field synchronized with the A/D converter. The implemented H/W used the 54％(12943) LAB(Logic Array Block) and 9％(28352) ESB(Embedded System Block) in the APEX20KC EP20K600CB652-7 FPGA chip of ALTERA, and stably operated in the 70MHz clock frequency. So we verified the real time operation. that is. processing 60 fields/sec(30 frames/sec).

• 한국전자파학회논문지
• /
• 제22권10호
• /
• pp.966-980
• /
• 2011

레이더는 표적으로부터 반사된 신호의 크기, 도플러 속도로부터 표적의 거리, 속도 정보를 알 수 있으며, 이런 반사 신호의 특징들은 표적의 반사 특성과 기동에 의해 결정된다. 표적의 위치 정보에 대한 각도 오차는 합채널에 대한 차채널의 크기 비로부터 추출된다. 본 논문에서는 다기능 레이더의 성능을 평가하고 분석하기 위한 레이더 반사 신호 모의 장치(RSSE)에 대해 소개하였다. 개발된 레이더 반사 신호 모의 장치는 다채널 직접 디지털 합성(MC-DDS)을 이용하여, 재밍 신호를 포함한 다중 표적 환경을 모사할 수 있도록 구현되었으며, 효율적인 하드웨어 구조 설계를 통해 모사할 수 있는 표적의 수를 용이하게 확장할 수 있도록 설계되었다. 개발된 모의 장치의 요구 성능 및 기능을 시험 환경에서 확인하였으며, 신호 처리기(RSP)와의 연동 시험 구성에서 표적 탐지 성능을 입증하였다.