• 제목/요약/키워드: Processing speed

검색결과 4,284건 처리시간 0.032초

Twofish 암호알고리즘의 성능향상을 위한개선 된 MDS 블록 설계 (Design of Modified MDS Block for Performance Improvement of Twofish Cryptographic Algorithm)

  • 정우열;이선근
    • 한국컴퓨터정보학회논문지
    • /
    • 제10권5호
    • /
    • pp.109-114
    • /
    • 2005
  • Twofish 암호알고리즘은 AES인 Rijndael 암호알고리즘에 비하여 알고리즘 자체가 간결하며, 구현의 용이성이 좋지만 처리속도가 느린 단점을 가진다. 그러므로 본 논문은 Twofish 암호알고리즘의 속도를 향상시키기 위하여 개선된 MDS 블록을 설계하였다. 기존 MDS 블록은 Twofish 암호시스템의 critical path를 점유하게 되는 블록으로서 처리속도의 병목현상으로 인한 속도저하의 문제점이 존재하였다. MDS 블록에서 연산자로 사용되는 곱셈연산을 감소시키기 위하여 본 논문은 LUT 연산과 modul-2o연산을 사용하여 MDS자체에 대한 속도저하 및 병목현상을 제거하였다 이러한 결과로 새롭게 설계된 MDS블록을 포함하는 Twofish 암호시스템은 기존 Twofish 암호시스템에 비하여 10$\%$정도 처리속도의 향상을 가져옴을 확인하였다.

  • PDF

비진원 가공용 공구 이송장치의 고속화 성능에 관한 연구 (A Study on the High Speed of Cutting Tool Feed System for the Noncircular Machining)

  • 김성식
    • 한국생산제조학회지
    • /
    • 제7권4호
    • /
    • pp.96-103
    • /
    • 1998
  • With the advance of processing technology , so as to spare fuel, piston heads used in automobile reciprocating engine have complex 3-dimension, with respect to shape such as ovality, profile, eccentricity, offset, recess. Therefore, coming out of the existing process work used master cam. the process work is performed using a CNC lathe. For a precision processing, the processing work is need to make study of high speed feed gear synchronized with the rotative speed of main spindle. And then the high speed feeding system must maintain high dynamic stiffness, high speed and high positioning accuracy . In this paper, in order to achieve high speed cutting tool feeding. The linear brushless DC motor is used for satisfying this process work. The ball bush and turicite is used as the guidance of the feed gear system. Also linear encoders, digital servo amplifiers and controller are used for controlling driving motor. This paper presents the design and simulation of the new tool feed system for noncircular machining.

  • PDF

Twofish 암호알고리즘의 처리속도 향상을 위한 MDS 성능개선에 관한 연구 (A Study on the MDS performance improvement for Twofish cryptographic algorithm speed-up)

  • 이선근;김환용
    • 대한전자공학회논문지SD
    • /
    • 제42권10호
    • /
    • pp.35-38
    • /
    • 2005
  • 본 논문은 Rijndael 암호알고리즘에 비하여 알고리즘 자체가 간결하며 구현의 용이성이 좋지만 처리속도가 느린 단점을 가진 Twofish 암호알고리즘의 속도를 향상시키기 위하여 MDS 블록을 새롭게 설계하였다. 설계된 MDS 블록은 Twofish 암호 시스템의 critical path를 점유하게 되는 블록으로서 처리과정중의 병목현상으로 인한 속도저하의 문제점이 존재하였다. 이러한 MDS 블록에서 연산자로 사용되는 곱셈연산을 LUT 연산과 modulo-2 연산을 사용하여 MDS 자체에 대한 속도저하 및 병목현상을 제거하였다. 이러한 결과로 새롭게 설계된 MDS 블록을 포함하는 Twofish 암호시스템은 기존 Twofish 암호시스템에 비하여 $10\%$정도 처리속도의 향상을 가져옴을 확인하였다.

대용량 고속화 수행을 위한 변형된 Feistel 구조 설계에 관한 연구 (Design of modified Feistel structure for high-capacity and high speed achievement)

  • 이선근;정우열
    • 한국컴퓨터정보학회논문지
    • /
    • 제10권3호
    • /
    • pp.183-188
    • /
    • 2005
  • 블록암호알고리즘의 기본 구조인 Feistel 구조는 순차처리 구조이므로 병렬처리가 곤란하다. 그러므로 본 논문은 이러한 순차처리 구조를 변형하여 Feistel 구조가 병렬처리가 가능하도록 하였다. 이를 이용하여 본 논문은 병렬 Feistel 구조를 가지는 DES를 설계하였다. 제안된 병렬 Feistel 구조는 자체의 구조적 문제 때문에 pipeline 방식을 사용할 수 없어 데이터 처리속도와 데이터 보안사이에서 trade-off관계를 가질 수밖에 없었던 DES등과 같은 블록암호알고리즘의 성능을 크게 향상 시킬 수 있었다. 그러므로 Feistel 구조를 적용한 SEED, AES의 Rijndael, Twofish 등에 제안된 방식을 적용할 경우 지금보다 더욱 우월한 보안 기능 및 고속의 처리능력을 발휘하게 될 것이다.

  • PDF

라인 스캔 카메라를 위한 고속 영상 처리 시스템 설계 (Design of High-Speed Image Processing System for Line-Scan Camera)

  • 이운근;백광렬;조석빈
    • 제어로봇시스템학회논문지
    • /
    • 제10권2호
    • /
    • pp.178-184
    • /
    • 2004
  • In this paper, we designed an image processing system for the high speed line-scan camera which adopts the new memory model we proposed. As a resolution and a data rate of the line-scan camera are becoming higher, the faster image processing systems are needed. But many conventional systems are not sufficient to process the image data from the line-scan camera during a very short time. We designed the memory controller which eliminates the time for transferring image data from the line-scan camera to the main memory with high-speed SRAM and has a dual-port configuration therefore the DSP can access the main memory even though the memory controller are writing the image data. The memory controller is implemented by VHDL and Xilinx SPARTAN-IIE FPGA.

LSI패턴 데이타 고속처리용 양방향 스위칭 네트워크 설계 (Design of a Bidirectional Switching Network for High-Speed Processing of LSI Pattern Data)

  • 김성진;서희돈
    • 한국정보처리학회논문지
    • /
    • 제1권1호
    • /
    • pp.99-104
    • /
    • 1994
  • 본 논문은 LSI의 물리적 레이아웃 설계시 다량의 패턴 데이타를 고속으로 처리할 수 있는 새로운 2차원 병렬처리 방법을 제안한고 메모리와 프로세서간에 데이타를 양방향으로 고속 전송 하는 스위칭 네트워크를 설계하였다.이스위칭 네트워크를 VHDL 설계 시스템을 이용하여 시뮬레이션하여 그 동작을 확인하였다.

  • PDF

계산속도와 하드웨어 양이 조절 용이한 FFT Array Processor 시스템 (FFT Array Processor System with Easily Adjustable Computation speed and Hardware Complexity)

  • Jae Hee Yoo
    • 전자공학회논문지A
    • /
    • 제30A권3호
    • /
    • pp.114-129
    • /
    • 1993
  • A FFT array processor algorithm and architecture which anc use a minumum required number of simple, duplicate multiplier-adder processing elements according to various computation speed, will be presented. It is based on the p fold symmetry in the radix p constant geometry FFT butterfly stage with shuffled inputs and normally ordered outputs. Also, a methodology to implement a high performance high radix FFT with VLSI by constructing a high radix processing element with the duplications of a simple lower radix processing element will be discussed. Various performances and the trade-off between computation speed and hardware complexity will be evaluated and compared. Bases on the presented architecture, a radix 2, 8 point FFT processing element chip has been designed and it structure and the results will be discusses.

  • PDF

전자부품의 고속 외관검사를 위한 시스템 설계 (System Design for High-speed Visual Inspection of Electronic Components)

  • 유승열
    • 반도체디스플레이기술학회지
    • /
    • 제11권3호
    • /
    • pp.39-44
    • /
    • 2012
  • Electronics in modern lives have become more miniaturized and precise. Multi Layered Ceramic Capacitor (MLCC) occupies 50% of electronic components consisting of electronics. This high volume of the production needs high speed and more precise machine performances. The dominate parts of the production equipments are the module transporting components and the visual inspection module. Most visual inspection has been off-line because of the image processing time. In this paper, a new image processing method is proposed to reduce thousands of matrix calculation for image processing and realize on-line high speed inspection.

Num Worker Tuner: An Automated Spawn Parameter Tuner for Multi-Processing DataLoaders

  • Synn, DoangJoo;Kim, JongKook
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2021년도 추계학술발표대회
    • /
    • pp.446-448
    • /
    • 2021
  • In training a deep learning model, it is crucial to tune various hyperparameters and gain speed and accuracy. While hyperparameters that mathematically induce convergence impact training speed, system parameters that affect host-to-device transfer are also crucial. Therefore, it is important to properly tune and select parameters that influence the data loader as a system parameter in overall time acceleration. We propose an automated framework called Num Worker Tuner (NWT) to address this problem. This method finds the appropriate number of multi-processing subprocesses through the search space and accelerates the learning through the number of subprocesses. Furthermore, this method allows memory efficiency and speed-up by tuning the system-dependent parameter, the number of multi-process spawns.

고속 전류 구동 Analog-to-digital 변환기의 설계 (Design of A High-Speed Current-Mode Analog-to-Digital Converter)

  • 조열호;손한웅;백준현;민병무;김수원
    • 전자공학회논문지B
    • /
    • 제31B권7호
    • /
    • pp.42-48
    • /
    • 1994
  • In this paper, a low power and high speed flash Analog-to-Digital Converter using current-mode concept is proposed. Current-mode approach offers a number of advantages over conventional voltage-mode approach, such as lower power consumption small chip area improved accuracy etc. Rescently this concept was applied to algorithmic A/D Converter. But, its conversion speed is limited to medium speed. Consequently this converter is not applicable to the high speed signal processing system. This ADC is fabricated in 1.2um double metal CMOS standard process. This ADC's conversion time is measured to be 7MHz, and power consumption is 2.0mW, and differential nonlinearity is less than 1.14LSB and total harmonic distortion is -50dB. The active area of analog chip is about 350 x 550u$m^2$. The proposed ADC seems suitable for a single chip design of digital signal processing system required high conversion speed, high resolution small chip area and low power consumption.

  • PDF